1.3 時(shí)序芯片

為了降低成本、簡(jiǎn)化電路，本方案不使用DMA傳輸方式，而以TI公司的TMS320C2XX作為微控制器（使用20MHz晶振）。它的并口速度非常高，遠(yuǎn)遠(yuǎn)高于PDIUSBD12所要求的最高限制2MB/s。此處是硬件設(shè)計(jì)最關(guān)鍵的地方。

經(jīng)過詳細(xì)的時(shí)序分析發(fā)現(xiàn)，大部分問題可以通過在DSP固件設(shè)計(jì)的加入延時(shí)，或者設(shè)置DSP的WSGR寄存器來(lái)解決。但是有一個(gè)問題，必須在硬件上加以解決。圖2是DSP（TMS320C2XX）的寫時(shí)序。

圖2中，參數(shù)th(W-D)是指在WE信號(hào)變高（無(wú)效）以后，所寫的數(shù)據(jù)將仍然保持有效的時(shí)間。這個(gè)值最小為3ns，最大為14ns，所以所寫的數(shù)據(jù)在WE信號(hào)無(wú)效以后還會(huì)維持有效，大約3～14ns（實(shí)際的延時(shí)介于這兩個(gè)值之間）。

圖3是PDIUSBD12所要求的寫時(shí)序。圖中，參量tWDH是與DSP （TMS320C2XX）參量th(W-D)相對(duì)應(yīng)的另外一個(gè)參量。這個(gè)參量反映了PDIUSBD12要求微控制器在向其中寫數(shù)據(jù)時(shí)，所寫的數(shù)據(jù)在WR信號(hào)無(wú)效之后，要繼續(xù)保持有效的時(shí)間。這個(gè)參量最小值為10ns。也就是說(shuō)，PDIUSBD12要求所寫的數(shù)據(jù)最少要保持有效10ns（在WR無(wú)效之后）。

由此可以看出，DSP（TMS320C2XX）的寫時(shí)序不能可靠地保證滿足 PDIUSBD12的要求，而且這個(gè)問題無(wú)法通過軟件加延時(shí)的方法來(lái)解決，必須通過硬件來(lái)處理。經(jīng)過分析對(duì)比，最后決定采用一個(gè)很簡(jiǎn)單但是后來(lái)事實(shí)證明非常有效的方法來(lái)調(diào)整它們之間的時(shí)序。那就是在DSP（TMS320C2XX）與PDIUSBD12的總線之間加一個(gè)雙向緩沖器-74LS245。這個(gè)芯片可以在它們的時(shí)序之間引入一個(gè)延時(shí)。雖然這個(gè)延時(shí)并不可靠、但是由于DSP（TMS320C2XX）本身會(huì)在WR無(wú)效后，繼續(xù)保持?jǐn)?shù)據(jù)有效一段時(shí)間（前面已講過），這要僅僅需要將延時(shí)適當(dāng)延長(zhǎng)一點(diǎn)就可以了。74LS245所造成的延時(shí)典型值為15ns，最小也為8ns。這樣，加上原來(lái)DSP寫時(shí)序的延時(shí)，就可以滿足PDIUSBD12所要求的寫時(shí)序了。

另外由于加入74LS245所造成的對(duì)其它接口時(shí)序的影響，可以通過設(shè)置DSP（TMS320C2XX）的WSGR寄存器來(lái)消除，所以這個(gè)方案是可行的。（事實(shí)上，后來(lái)制造好的電路也證明了這個(gè)方案是完全可行的）

對(duì)其余時(shí)序上的配合，經(jīng)過仔細(xì)的計(jì)算與核對(duì)證明，也是完全可行的。在硬件上，哂方案還采用了一片GAL（16V8）來(lái)實(shí)現(xiàn)對(duì)PDIUSBD12芯片的片選，以及實(shí)現(xiàn)對(duì)它的軟件和手動(dòng)復(fù)位。硬件總體框圖如圖4所示。

2 軟件設(shè)計(jì)

2.1 固件設(shè)計(jì)

由于采用的是不帶MCU內(nèi)核的USB接口芯片，所以關(guān)于USB1.1協(xié)議規(guī)范的實(shí)現(xiàn)都必須靠DSP（TMS320C2XX）控制PDIUSBD12芯片來(lái)完成。固件的主要設(shè)計(jì)任務(wù)是：在DSP（TMS320C2XX）的平臺(tái)上編寫程序，以完成 USB1.1規(guī)范所要求的標(biāo)準(zhǔn)請(qǐng)求及用戶根據(jù)產(chǎn)品需要自己定義的請(qǐng)求。

為了不影響程序的執(zhí)行效率，本方案采用中斷方式完成固件的編寫；同時(shí)，為了保證程序的模塊化及良好的可移植性，在設(shè)計(jì)中采用分層結(jié)構(gòu)進(jìn)行固件的編寫，如圖5所示。