圖3中，B1、C10、D100、P1K分別為頻率步進輸入端；Re為復位端；PW1、PW10分別為110的相位步進輸入。其中fbcout為頻率控制字計算模塊，完成由頻率步進值到二進制頻率控制字的轉(zhuǎn)換。

　　cout360為相位輸入計算模塊，由相位輸入端的脈沖輸入計算出實際的移相值(0~359)。add_data_rom是存放相位控制字的ROM，其數(shù)據(jù)文件是MIF文件，內(nèi)部360個地址值分別對應0~359的相危每個地址中的數(shù)據(jù)為每個相位值對應的正弦波ROM的地址值。由于正弦波ROM將一個波形分成了1024個點，則0~359的相位值對αSINROM中的360個點。考慮到1024/360=2。84非整，為了減小移相誤差，提高移相精度，本設計中采用分段處理的方法，將360個地址分成60組。第15、30、45、60組的6個地址中點與點之間的距離都為3；其余各組前5點之間的點距為3，第5點與第6點之間的點距為2。

　　相位測量模塊設計原理

　　本系統(tǒng)的相位測量采用由高速時鐘脈沖測量兩路波形過零點之間距離的方法。相位測量模塊原理框圖如圖4所示。

　　圖4相位測量模塊原理框圖

　　圖4中，A、B為兩路方波輸入，CLK為50MHz時鐘輸入，dfd2塊為下降沿觸發(fā)的2分頻模塊。A、B經(jīng)2分頻的目的是使測相范圍由0~180擴大0~360。XOR為異或門，其輸出信號的脈寬為（b-a）。clxw為一高速計數(shù)器，通過25MHz的高頻時鐘來計算（b-a）的長度。fb360模塊為倍乘模塊，主要完成（b-a）×360的運算。bpsc模塊為分頻模塊，將25MHz的時鐘信號進行（b-a）×360倍的分頻，使其輸出信號脈寬為Tclk×（b-a）×360（Tclk為25MHz的時鐘周期）。xwc為相位差計數(shù)模塊，通過A相輸入脈沖，計算Tclk×(b-a)×360的長度，然后完成（b-a）×360/a的計算，進而得出相位差值輸出，同時該模塊還將測得的相位差值送到數(shù)碼管顯示。

　　在對該模塊進行仿真時，人為設定了頻率為10KHz，相位差為72。

　　系統(tǒng)驗證調(diào)試

　　在整個系統(tǒng)的驗證中，由外部按鍵通過控制模塊來設定波形的頻率和相位值，并通過將DDS模塊的輸出端FOUT和POUT外接10位DACTHS5651來產(chǎn)生波形。通過在示波器觀察兩路波形發(fā)現(xiàn)，波形比較穩(wěn)定，頻率與設定值一致。此外，為了測量DDS模塊產(chǎn)生的移相是否正確，還人為的通過相位輸入端設定相移值，并將參考波形輸出端和移相輸出端輸出的波形經(jīng)整形后，用測相模塊測量兩路波形的相位差，通過硬件調(diào)試發(fā)現(xiàn)測得的相位差與設定的相位差完全一致，從而證明了該系統(tǒng)是精確、穩(wěn)定的。

　　結(jié)語

　　本系統(tǒng)選用Altera公司的quartusII4。1作為硬件開發(fā)平臺，并采用VHDL語言進行電路設計。在設計中按功能劃分模塊，方便了調(diào)試與修改，且易于升級。同時，系統(tǒng)設計中還較多采用了同步時序電路來實現(xiàn)各個進程模塊的功能，從而有效避免了電路毛刺現(xiàn)象。此外，在相位測量模塊中，相位差計數(shù)塊還帶有鎖存功能，從而有利于輸出的相位差值顯示穩(wěn)定。