在线看毛片网站电影-亚洲国产欧美日韩精品一区二区三区,国产欧美乱夫不卡无乱码,国产精品欧美久久久天天影视,精品一区二区三区视频在线观看,亚洲国产精品人成乱码天天看,日韩久久久一区,91精品国产91免费

<menu id="6qfwx"><li id="6qfwx"></li></menu>
    1. <menu id="6qfwx"><dl id="6qfwx"></dl></menu>

      <label id="6qfwx"><ol id="6qfwx"></ol></label><menu id="6qfwx"></menu><object id="6qfwx"><strike id="6qfwx"><noscript id="6qfwx"></noscript></strike></object>
        1. <center id="6qfwx"><dl id="6qfwx"></dl></center>

            新聞中心

            EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計應(yīng)用 > ST-BUS總線接口模塊的Verilog HDL設(shè)計

            ST-BUS總線接口模塊的Verilog HDL設(shè)計

            作者: 時間:2011-04-09 來源:網(wǎng)絡(luò) 收藏


            (1)同步檢測及數(shù)據(jù)發(fā)送
            if(!f0) begin file://同步信號低電平有效
            f0_flag=1;//同步狀態(tài)標(biāo)志
            bitcounter=bitsofbyte-1;//位計數(shù)器復(fù)位
            bytecounter=0; file://時隙計數(shù)器復(fù)位
            if(byte_pos1==0) file://通道1為時隙0,則開始發(fā)送數(shù)據(jù)
            begin dx=data1[7]; file://先送高位到
            dout1=data11; file://移位準(zhǔn)備下一位待發(fā)數(shù)據(jù)
            dout2=data2;end file://準(zhǔn)備下一通道待發(fā)數(shù)據(jù)
            else if(byte_pos2==0)//通道2為時隙0,則開始發(fā)送數(shù)據(jù)(同通道1)
            ……
            else dx=1‘bZ; end file://如果沒有選擇0時隙,則輸出高阻,釋放

            (2)定位計數(shù)及數(shù)據(jù)發(fā)送
            if(f0_flag) file://判斷同步狀態(tài)
            begin case(bitcounter)
            0:begin bitcounter=bitsofbyte-1;//位計數(shù)器復(fù)位
            if(bytecounter==(bytes_per_frame-1)) bytecounter=0;//時隙計數(shù)滿則復(fù)位
            else bytecounter=bytecounter +1;//時隙計數(shù)器遞增
            if(bytecounter==byte_pos1-1)
            file://通道1發(fā)送數(shù)據(jù)
            begin dx=dout1[7];
            file://發(fā)送數(shù)據(jù)的最高位
            dout1=dout11; end
            file://移位準(zhǔn)備下一位待發(fā)數(shù)據(jù)
            else if(bytecounter==byte_pos2-1) file://通道2發(fā)送數(shù)據(jù)(同通道1)
            ……
            else dx=1‘bZ;end
            file://非占用通道則釋放
            default:begin
            bitcounter=bitcounter-1;
            file://位計數(shù)遞減
            ……
            file://同前面通道1、通道2發(fā)送數(shù)據(jù)
            end endcase end

            根據(jù)總線收發(fā)規(guī)則及發(fā)送基本工作原理,發(fā)送各功能塊均采用C2上升沿,或者采用C2下降沿轉(zhuǎn)換狀態(tài)而采用C2上升沿發(fā)送數(shù)據(jù)。對前者,以上發(fā)送可用1個或2個always語句完成;對后者,以上發(fā)送模塊則至少需用2個always語句實現(xiàn),并將數(shù)據(jù)發(fā)送從以上兩部分中分離出來。采用類似接收模塊的方法,對發(fā)送模塊單獨綜合后作時序仿真,結(jié)果如圖3(b)所示。值得注意的是,為了說明模塊對于通道設(shè)置順序的無關(guān)性,圖中第一通道為31時隙,第二通道為0時隙。

            控制模塊
            ST-BUS控制模塊主要完成ST-BUS總線的收發(fā)控制與協(xié)調(diào),同時也負(fù)責(zé)與外部的數(shù)據(jù)交換功能,這部分代碼因涉密不再列出,這里僅簡單介紹一下其功能。

            控制模塊的功能劃分大致分為以下5部分:外部時鐘產(chǎn)生及管理,控制收發(fā)模塊與控制模塊的數(shù)據(jù)交換,控制模塊與其它接口的數(shù)據(jù)交換,對速率不匹配的數(shù)據(jù)作緩存(FIFO),提供對外通信接口供用戶設(shè)置參數(shù)。根據(jù)實際應(yīng)用情況,以上所列的功能可以適當(dāng)取舍或調(diào)整。如果速率匹配,則可以舍棄第4部分;如果參數(shù)固化,則可舍棄第5部分。
              
            結(jié)語
            基于MAX7000S系列CPLD器件分析收發(fā)模塊的最高工作性能可知,接收模塊的位時鐘C2最高工作頻率可達(dá)21.74MHz,而發(fā)送模塊的位時鐘C2最高工作頻率則達(dá)到32.26MHz,完全符合要求。本文所的ST-BUS接口模塊具有很強(qiáng)的通用性、可擴(kuò)展性和可移植性,利用MAX7000S系列CPLD器件成功實現(xiàn)了ST-BUS與UART、RS-232、RS-485等接口單元的順利對接,并已成功應(yīng)用于某專用集群通信設(shè)備的E1接口板,完成了多路不同接口的數(shù)據(jù)復(fù)接通信,運行狀況良好。

            本文引用地址:http://www.biyoush.com/article/150876.htm

            上一頁 1 2 3 下一頁

            評論


            相關(guān)推薦

            技術(shù)專區(qū)

            關(guān)閉