摘要：高速中頻采樣信號(hào)處理平臺(tái)在實(shí)際應(yīng)用中有很大的前景，提出采用FPGA+DSP的處理結(jié)構(gòu)，結(jié)合高性能A／D和D／A處理芯片，設(shè)計(jì)了一個(gè)通用處理平臺(tái)，并對(duì)其主要性能進(jìn)行了測(cè)試。實(shí)驗(yàn)與實(shí)際應(yīng)用表明，該系統(tǒng)具有很強(qiáng)的數(shù)據(jù)處理能力和很好的穩(wěn)定性。
關(guān)鍵詞：高速中頻；信號(hào)處理；FPGA；DSP

0 引言
現(xiàn)代社會(huì)正向數(shù)字化、信息化方向高速發(fā)展，在這一過(guò)程中，往往需要高速信號(hào)的實(shí)時(shí)性數(shù)字化處理。例如，隨著科技的進(jìn)步，現(xiàn)代雷達(dá)等應(yīng)用信號(hào)的數(shù)字化處理上有了長(zhǎng)足的發(fā)展，但也帶來(lái)了新的問(wèn)題，這些應(yīng)用的數(shù)字信號(hào)處理具有海量運(yùn)行需求的應(yīng)用背景，如巡航導(dǎo)彈末制導(dǎo)雷達(dá)地形匹配、合成孔徑雷達(dá)的成像處理、相控陣?yán)走_(dá)的時(shí)空二維濾波處理等領(lǐng)域。目前，單片DSP難以勝任許多信號(hào)處理系統(tǒng)的要求。而常見(jiàn)的解決方案也是高速A／D采樣與信號(hào)處理功能是在多塊不同的板卡上實(shí)現(xiàn)，這給實(shí)際應(yīng)用帶來(lái)很多不便。
鑒于上述現(xiàn)有技術(shù)所存在的問(wèn)題，本設(shè)計(jì)平臺(tái)的目的是：
(1)實(shí)現(xiàn)高速中頻信號(hào)(如雷達(dá)信號(hào))的數(shù)字化處理并進(jìn)行實(shí)時(shí)傳輸數(shù)據(jù)或進(jìn)行數(shù)據(jù)的實(shí)時(shí)計(jì)算，并能通過(guò)輸出電路進(jìn)行結(jié)果顯示；
(2)自定義控制總線(xiàn)可以實(shí)現(xiàn)對(duì)高速中頻信號(hào)處理板進(jìn)行靈活控制，具有較強(qiáng)的可配置性和豐富的靈活性；
(3)高速A／D采樣與D／A回放及數(shù)據(jù)處理單元集成在一塊板上，在集成度高的同時(shí)也降低了高速信號(hào)在傳輸過(guò)程中出現(xiàn)差錯(cuò)的概率。

1 平臺(tái)設(shè)計(jì)方案
高速中頻采樣信號(hào)處理平臺(tái)由主控制電路、高速A／D與D／A電路、信號(hào)處理單元電路、光纖通道電路、時(shí)鐘管理電路、存儲(chǔ)單元和外部接口電路組成，其總體框圖如圖1所示。

在實(shí)際應(yīng)用過(guò)程中，四路A／D通道可以接收不同的信號(hào)源的信號(hào)，D／A通路可以對(duì)外進(jìn)行數(shù)據(jù)顯示等多種功能，時(shí)鐘管理電路管理內(nèi)外時(shí)鐘的使用及對(duì)板上系統(tǒng)供給工作時(shí)鐘，兩路光纖通道可以與其他高速設(shè)備相連接，自定義總線(xiàn)可以與CPU或主控制器相連接對(duì)平臺(tái)進(jìn)行有效靈活的控制。