由上述公式(4)可以看出，參考信號x(n)需由次級通路傳遞函數(shù)hs(n)進(jìn)行濾波，所以在有源噪聲控制算法迭代之前，首先必須得到次級通路的傳遞函數(shù)。

　　估計次級通路傳遞函數(shù)的方法稱為次級通路建模，一般有自適應(yīng)離線建模和自適應(yīng)在線建模兩種方法。自適應(yīng)在線建模要求在有源噪聲控制系統(tǒng)運(yùn)行的同時，對次級通路響應(yīng)進(jìn)行實(shí)時建模，對系統(tǒng)的運(yùn)算能力要求較高。如果在有源噪聲控制的整個過程中，次級通路的系統(tǒng)特性保持不變或基本不變，就可以采用自適應(yīng)離線建模方法。本系統(tǒng)中即采用自適應(yīng)離線建模，其框圖如圖3所示。

　　首先由DSP產(chǎn)生一個隨機(jī)白噪聲序列，同時送入次級聲源和自適應(yīng)建模濾波器C(z)，誤差傳感器接收的信號e(n)作為建模濾波器的期望信號，濾波器的輸出信號z(n)與期望信號e(n)相減抵消后，輸入建模濾波器，自動調(diào)節(jié)濾波器權(quán)系數(shù)。次級通路建模采用LMS算法，其迭代運(yùn)算公式如下：

　　式中：uc為次級通路建模濾波器的步長因子;N為次級通路建模濾波器的階數(shù)。

　　實(shí)際應(yīng)用中，應(yīng)先關(guān)閉外部噪聲源，采用DSP隨機(jī)產(chǎn)生的白噪聲作為次級通路激勵源。DSP先執(zhí)行次級通路濾波器的迭代，待次級通路LMS濾波器穩(wěn)定后，將次級通路濾波器系數(shù)固定不變，代入上述的FXLMS濾波器進(jìn)行有源消噪迭代運(yùn)算。

　　2 系統(tǒng)硬件設(shè)計

　　本系統(tǒng)為單通道前饋結(jié)構(gòu)，以高速DSP芯片TMS320VC5509為核心，采用兩片16位高精度模數(shù)轉(zhuǎn)換器件AD976A實(shí)現(xiàn)兩路模擬信號的同步采集，并選用CPLD器件EPM7192SQC160-10設(shè)計鎖存器，以串行D/A器件AD50C完成輸出反噪聲信號的D/A轉(zhuǎn)換，選用16 Mb FLASH閃存芯片作為程序存儲器，并在片外擴(kuò)充一片64 Mb SDRAM作為外部數(shù)據(jù)空間。系統(tǒng)硬件框圖如圖4所示。

　　設(shè)計選用的VC5509DSP芯片最高支持144 MHz的時鐘頻率，具有高達(dá)288 MIPS(每秒百萬條指令數(shù))的處理能力，是一款具有較高性價比的低功耗DSP芯片。音頻接口采用的AD976A為一款高精度、高速率的并口A/D轉(zhuǎn)換器件，抽樣速率可從8～200 KSPS，抽樣速率的改變可通過改變輸入時鐘來實(shí)現(xiàn)，從而可實(shí)現(xiàn)在不改變硬件的情況下通過軟件設(shè)置進(jìn)行擴(kuò)展。CPLD通過編程給A/D器件提供8 kHz采樣頻率，并設(shè)計采樣保持鎖存器。經(jīng)由DSP的片選引腳CE2和地址引腳A1尋址，兩個A/D轉(zhuǎn)換器的鎖存器地址分別設(shè)為0X400000和0X400001。CPLD與DSP連接圖如圖5所示。

　　AD50C為TI公司生產(chǎn)的16位可編程串行音頻接口芯片，可通過DSP編程控制收發(fā)增益和采樣頻率。其串口與DSP的同步串口連接如圖6所示。

　　系統(tǒng)信號流程如下：AD976A對噪聲參考信號x(n)和誤差信號e(n)進(jìn)行8 000次/s采樣，每次采樣后由AD976A1的“BUSY”引腳觸發(fā)DSP的外部中斷4 INT4，在中斷服務(wù)程序中DSP依據(jù)地址將CPLD鎖存器中的兩個數(shù)據(jù)分別讀至內(nèi)部存儲器DARAM中，進(jìn)行算法運(yùn)算。算出反噪聲序列y(n)后，在INT4中斷服務(wù)程序中將其送至DSP串口MCBSP0，再通過AD50C數(shù)模變換后，送往揚(yáng)聲器發(fā)出反噪聲。