引言

　　全國(guó)大學(xué)生電子設(shè)計(jì)競(jìng)賽至今已成功舉辦了八屆， 參賽人數(shù)越來(lái)越多， 競(jìng)賽規(guī)模越來(lái)越大。大學(xué)生電子競(jìng)賽在培養(yǎng)學(xué)生創(chuàng)新能力、促進(jìn)高校學(xué)風(fēng)建設(shè)及電子信息學(xué)科教學(xué)改革等方面起到了引導(dǎo)和推進(jìn)作用。

　　大學(xué)生電子競(jìng)賽題目以模擬電子、數(shù)字電子、可編程邏輯器件及單片機(jī)技術(shù)為核心， 涉及電子儀器儀表、通信、高頻無(wú)線電、自動(dòng)控制等多學(xué)科內(nèi)容。2007 年電子設(shè)計(jì)競(jìng)賽組委會(huì)專家指出： 電子設(shè)計(jì)競(jìng)賽的發(fā)展趨勢(shì)將以模電、數(shù)電、FP2GA 為重點(diǎn)。因此， 對(duì)于參賽隊(duì)員來(lái)說(shuō)要獲得較好的成績(jī)， 選擇合適的題目并進(jìn)行培訓(xùn)至關(guān)重要。筆者針對(duì)以FPGA 為核心的競(jìng)賽題目特點(diǎn)及競(jìng)賽元器件要求， 設(shè)計(jì)制作了競(jìng)賽電路板， 組成框圖如圖1 所示。

圖1 電子競(jìng)賽電路板組成框圖

　　本設(shè)計(jì)主要包括3 個(gè)部分： 單片機(jī)擴(kuò)展電路、FPGA 核心電路、高速A/ D 和D/ A 轉(zhuǎn)換電路。其中單片機(jī)擴(kuò)展電路主要包括振蕩電路、液晶顯示模塊接口、按鍵、復(fù)位電路等，這部分既可以進(jìn)行基本的單片機(jī)實(shí)驗(yàn)， 還可以為FPGA 核心電路提供控制信號(hào)及利用FPGA 的資源等； FPGA 核心電路部分主要由電源、J TAG 下載、AS 下載、輸入輸出電路等組成； 高速A/ D 和D/ A 轉(zhuǎn)換電路具有一路模擬信號(hào)輸入、兩路模擬信號(hào)輸出。設(shè)計(jì)將3 部分有機(jī)地結(jié)合在一起， 組成了一個(gè)實(shí)驗(yàn)系統(tǒng)， 它既能夠完成等精度頻率計(jì)、DDS 信號(hào)發(fā)生器、數(shù)字示波器等競(jìng)賽題目的設(shè)計(jì)， 又可以用于賽前培訓(xùn)。

　　1 電路設(shè)計(jì)

　　1. 1 FPGA 核心電路板。

　　1. 1. 1 FPGA 芯片選擇

　　FPGA是英文Field Programmable Gate Array 的縮寫，即現(xiàn)場(chǎng)可編程門陣列，它是在PAL, GAL, EPLD 等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的， 既解決了定制電路的不足， 又克服了原有可編程器件門電路數(shù)量有限的缺點(diǎn)。

　　經(jīng)過(guò)分析近幾屆電子設(shè)計(jì)競(jìng)賽中的題目， 發(fā)現(xiàn)設(shè)計(jì)題目對(duì)FPGA 的功能要求不是太高， 一般常用的FPGA 都能滿足設(shè)計(jì)要求。通過(guò)比較， 知道Alter a 公司的Cyclone 系列FPGA具有低成本的特點(diǎn)， 而且平衡了邏輯、存儲(chǔ)器、鎖相環(huán)和高級(jí)I/ O 接口。所以Cyclone 系列FPGA 是設(shè)計(jì)的最佳選擇。

　　Altera 公司Cyclone 系列中的EP1C3, EP1C6, EP1C12完全能夠滿足設(shè)計(jì)題目要求， 所以可以從這幾種芯片里選擇FPGA.綜合比較選擇了EP1C6 系列的芯片， 這個(gè)系列中的EP1C6T 144C8 完全能夠滿足電子大賽的要求。而且EP1C6T 144C8 也支持SOPC （ System On Pr ogrammingChip） , 可以實(shí)現(xiàn)嵌入式的軟CPU（ 如NIOSII 等） , 為嵌入式電子設(shè)計(jì)提供了又一種選擇。所以在此選擇EP1C6T144C8作為此設(shè)計(jì)的FPGA 芯片。EP1C6T144C8 內(nèi)部具有5 980個(gè)邏輯單元（ LE） 、20 個(gè)M4K RAM 塊、92 160 位嵌入式RAM、2 個(gè)鎖相環(huán)、96 個(gè)I/ O 口， 支持AS、JTAG 下載， 采用TQFP144 封裝形式。

　　1. 1. 2 FPGA 電路板設(shè)計(jì)

　　EP1C6T144C8 是144 腳的FPGA 芯片， 引腳分類及功能如下：

　?。?1） 電源引腳。使用3. 3 V 電壓作為供電電源， 可以為滿足各種數(shù)據(jù)傳輸標(biāo)準(zhǔn)的輸出緩存器的提供電源， 也可以為滿足LVT TL, LVCMOS, 各種PCI 接口標(biāo)準(zhǔn)的輸入緩存器提供電源。

　?。?2） 內(nèi)部邏輯門的電源引腳。使用11 5 V 電壓作為供電電源， 可以為滿足LVDS, SSTL2, SST L3 接口標(biāo)準(zhǔn)的輸入緩存器提供電源。

　?。?3） 鎖相環(huán)的電源引腳。鎖相環(huán)的電源無(wú)論是否使用，必須將此引腳連接到11 5 V 供電電源。

　?。?4） 配置引腳。包括為JTAG 邊界掃描測(cè)試配置接口和AS 主動(dòng)串行配置接口。

　?。?5） 用戶I/ O 口引腳。FPGA 芯片的用戶I/ O 引腳為96個(gè)， 通過(guò)雙排插座引出。這些接口分為3 類： 與單片機(jī)的接口、擴(kuò)展接口、與A/ D 轉(zhuǎn)換器及D/ A 轉(zhuǎn)換器的接口。

　?。?6） 時(shí)鐘引腳。采用50 MH z 有源晶振， 輸出時(shí)鐘信號(hào)經(jīng)低阻值電阻緩沖后接CLK0, 即FPGA 的管腳16.

1. 2 單片機(jī)擴(kuò)展接口電路設(shè)計(jì)