if xah;do，xr3=0;;

　　ifnxalt;do，xr3=xr2;;

　　[j5+=1]=xr3;xcomp(r4，r2);;

　　/*循環(huán)擴展部分*/

　　if xah;do，xr4=0;xr3=[j4+=1];;(2)

　　if nxah;do.xr4=xr2;;

　　[j5+=1]=xr4;;

　　_Picture_Segment_Inner_Loop_End：

　　if nlelejump_Pieture_Segment_Inner_Loop(p);;

　　j4=j4一l;; (3)

　　xr3=0;; (4)

　　_Pictnre_Segment_Outter_Loop_End：

　　if nleoe，jump_Pieture_Segment_0utter_Loop(p);;

　　(3)改換語句達到并行

　　有時,不同的語句利用不同的硬件資源可以得到相同的結(jié)果。換一條語句執(zhí)行.改變原語句所用硬件資源。往往也能夠增加程序的并行程度。例如DSP中往往提供獨立的加法、乘法運算單元，同樣一條賦值語句可以用加0或者乘l代替，這樣就可以將原來不能并行的從內(nèi)存中取數(shù)語句和對寄存器賦值語句(這兩條語句都要到總線資源)并行起來。這在許多參考資料中都可以見到。在此不再列舉具體實例。

　　(4)增加取數(shù)個數(shù)達到并行

　　某些DSP還支持聯(lián)合取數(shù)的功能，其寄存器可能是32位.但是卻支持64位數(shù)據(jù)的存取，即一條語句可完成二組數(shù)據(jù)的存取。而對這兩組數(shù)據(jù)的處理卻是相互獨立、可以并行的，利用這一功能來達到優(yōu)化,也不失為一種好方法。

　　2.2 利用軟件流水

　　流水技術(shù)是提高DSP程序執(zhí)行效率的另一種主要手段。它可以使若干條指令的不同執(zhí)行階段并行處理。有時由于相鄰的幾個指令行有可能使用相同的資源，其間又可能有相關(guān)性，從而使DSP在執(zhí)行時自動插人延遲，使DSP的運行速度比預(yù)期的慢：有時又可能由于指令本身的原因造成延時(例如跳轉(zhuǎn)指令),使得DSP的效率降低。由于流水技術(shù)本身的復(fù)雜性以及DSP硬件結(jié)構(gòu)的多樣性，這里不再討論造成這種延遲的種種原因(事實上各個DSIC的使用手冊中均有詳細的說明)，只是想告訴讀者其實有時候只需要移動幾條指令的位置就可以達到優(yōu)化的目的。在這里仍繼續(xù)采用實例1的代碼段作為例子(TI公司C6000系列電路的編程更適合此例,只是其匯編指令太復(fù)雜)。

　　如實例5(1)所示，它將例3中并行的語句重新分開，變?yōu)槎l語句執(zhí)行。計算其效率可以發(fā)現(xiàn)平均每個像素仍然花費5.12個指令周期，與將其并行的效率相同。這是因為取數(shù)與比較這二條指令共用了同一寄存器資源xr3,造成這二條語句間插入一個指令周期的延遲，而把語句插入到這兩條指令之間,恰恰利用了這一延遲,達到了優(yōu)化的效果。

　　實例5：

　　lc0=xr0;;

　　xrl=lshift r0 by一1;;

　　_Picture_Segment_Outter_Imp：

　　lcl=xrl：：

　　_Picture__Segment_lnnell_Loop：

　　xr3=[j4+=l];;

　　xr4=[j4+=1];; (1)

　　xcomp(r3，r2);;

　　if xalt; d0，xr3=0;;

　　if nxalt;d0，xr3=xr2;;

　　[j5+=1]=xr3;xcomp(r4，r2);;

　　if xalt; d0，xr4=0;;

　　if nxalt;d0,xr4：xr2;;

　　[j5+=1]=xr4;;

　　_Picture_Segment_Innerl_Loop_End：

　　if nlcle,jump_Picture_Segment_Inner_Loop(p);;

　　_Picture_Segment_Outter_Loop_End：

　　if nlcoe~jump_Picture_Segment_Outter_Loop(p);;

　　對匯編程序進行優(yōu)化，應(yīng)綜合上面提到的各種方法。首先使循環(huán)內(nèi)各語句在時間關(guān)系上盡量相互獨立.然后利用種種技巧最大限度地使語句并行;最后再考慮軟件流水造成的延時，調(diào)整各條語句的位置.盡量減少延時。

　　3　結(jié)束語

　　對特定DSP匯編程序進行優(yōu)化的過程就是對其芯片結(jié)構(gòu)充分熟悉利用的過程，程序優(yōu)化與精簡的程度正比于對芯片結(jié)構(gòu)的熟悉程度。這是一個不斷深入、永無止境的過程。但是還應(yīng)看到，在程序達到高效的同時,犧牲的是程序應(yīng)有的可讀性。在軟件高度產(chǎn)業(yè)化的今天，程序的可讀性有時甚至比其高效性更為重要。因此如何在程序達到高效的同時盡量保證其可讀性也是在對程序進行優(yōu)化時應(yīng)著重考慮的問題。