摘要 以時間同步儀的功能為出發(fā)點，設(shè)計了基于ARM和FPGA的控制系統(tǒng)，該系統(tǒng)以ARM芯片S3C2440A為控制核心，在FPGA芯片XCS30的輔助控制下，完成了時間同步儀系統(tǒng)的人機交互、參數(shù)設(shè)定、電文處理、遠程控制等功能。通過鍵盤操作，LED燈和LCD顯示屏，實現(xiàn)了簡潔的人機交互控制界面，并在人機交互模塊的基礎(chǔ)上完成了參數(shù)設(shè)定模塊的設(shè)計。通過以太網(wǎng)控制器實現(xiàn)了電文處理，采用CRC校驗法，在處理過程中對電文進行檢驗，確保電文處理的安全可靠，利用Telnet服務(wù)器實現(xiàn)了遠程控制模塊。
關(guān)鍵詞 時間同步儀；S3C2440A；FPGA；Telnet

隨著現(xiàn)代科技的發(fā)展，信息需求不斷增加，衛(wèi)星導(dǎo)航定位系統(tǒng)備受關(guān)注，應(yīng)用也有了更加深入的發(fā)展。為實現(xiàn)衛(wèi)星導(dǎo)航系統(tǒng)高質(zhì)量的定位、導(dǎo)航和授時服務(wù)，地面站與衛(wèi)星之間的時間同步就顯得尤為重要。作為衛(wèi)星導(dǎo)航系統(tǒng)的關(guān)鍵型技術(shù)和基本性能，時間同步直接影響系統(tǒng)的定位、導(dǎo)航和授時服務(wù)。
文中論述的時間同步儀控制單元設(shè)計方案是以ARM9芯片為主控制單元，F(xiàn)PGA芯片作為輔助控制單元。采用這個方案，可以有效簡化時間同步儀控制系統(tǒng)的復(fù)雜性，同時提高整個控制系統(tǒng)的靈活性和可靠性。

1 系統(tǒng)的組成和工作原理
時間同步儀控制單元作為時間同步儀系統(tǒng)的控制中心，采用基于ARM核的32位嵌入式RISC微處理器，設(shè)計了微處理器與外圍設(shè)備控制端口與數(shù)據(jù)端口的連接，分別包括了與FPGA-XCS30，LCD顯示器PC4002、以太網(wǎng)MAC控制器DM9000和RS-232收發(fā)器的連接。圖1為時間同步儀控制單元組成框圖。

(1)網(wǎng)口控制：實現(xiàn)網(wǎng)絡(luò)通信，遠程登錄操作控制板，并接收外部的導(dǎo)航電文信息以及發(fā)送導(dǎo)航電文信息。
(2)串口控制：兩個串行端口，一個用于計算機通過超級終端登錄進行系統(tǒng)調(diào)試，另一個用于與發(fā)射單板的通信。LCD顯示控制：顯示信息的緩存。顯示信息包括控制信息、告警信息，完成人機交互。
(3)鍵盤／按鍵控制：用于通過監(jiān)測并接收鍵盤控制信息，傳遞給ARM處理器。
(4)系統(tǒng)工作狀態(tài)監(jiān)控：監(jiān)測各單板的插入狀態(tài)、工作溫度及電源供電情況，并對各單板的供電進行控制；通過I2C總線與各單板進行通信，控制其他單板工作狀態(tài)，下發(fā)控制指令。
(5)ISA總線控制：實現(xiàn)各芯片與ARM處理器之間的通信。

2 系統(tǒng)硬件設(shè)計
2．1 ARM微處理器的選擇
S3C2440A的核心處理器(CPU)是一款由AdvancedRISC Machines公司設(shè)計的16／32位ARM920T的RISC處理器。它的特點具體如下：
(1)ARM920T內(nèi)核實現(xiàn)了MMU，AMBA BUS和Harvard高速緩沖體系結(jié)構(gòu)。這一結(jié)構(gòu)具有獨立16 kB的指令Cache和16 kB的數(shù)據(jù)Cache。且每個都是由8字長的行組成。
(2)片上由一個LCD控制器、3個通道的UART、4通道的DMA、2通道的SPI和1通道的IIC-BUS接口。
(3)支持NAND Flash系統(tǒng)引導(dǎo)、系統(tǒng)管理器。
(4)支持Thumb／ARM雙指令集，能很好的兼容8位／16位器件，大量使用寄存器，尋址方式靈活簡單，指令執(zhí)行速度更快，效率更高。
(5)處理器主頻最高可達400 MHz。
綜上所述，S3C2440A微處理器的工作頻率提高了系統(tǒng)的運行速度，使得處理器可以順利地運行于Windows CE，Linux等操作系統(tǒng)以較為復(fù)雜的信息處理，可減少軟件開發(fā)時間；S3C2440A具有強大的內(nèi)部中端，方便進行TCP／IP的輪詢調(diào)用；S3C2440A具有豐富的外圍設(shè)備資源，可簡化微微電路中的擴展部分，降低系統(tǒng)的復(fù)雜度、減少系統(tǒng)成本。所以選S3C2440A作為該系統(tǒng)的核心處理器。