多年來，業(yè)界已開發(fā)出多種成熟的技術用于在背板總線上傳輸信號。隨著電信和數(shù)據通信業(yè)務量的不斷增長，數(shù)據傳輸速度的不斷提高，一些傳統(tǒng)的單端和發(fā)射極耦合邏輯技術的局限性越來越明顯。多點低電壓差分信號(M-LVDS)是一種類似LVDS的接口標準，它可以為今天的總線應用帶來高速、低功率和低EMI傳輸解決方案等優(yōu)勢，非常適合數(shù)據、控制、同步和時鐘信號使用。

在目前的背板上，承載凈負荷數(shù)據的高速信號一般走的是點到點(一個驅動器和一個接收器)接口，這些接口連接著各種內核芯片，如ASIC、FPGA、DSP等。正確端接的點到點接口可以為高速信號提供最佳性能，它們使用的信號電平可以是PECL、CML、VML和LVDS，速度可高達4Gbps以上，見圖1。

LVDS的端接方法很簡單，只需在接收器端放置一個端接電阻。LVDS也能處理多分支信號傳輸，即一個驅動器和多個接收器共享相同的差分傳輸線。M-LVDS是LVDS的擴展，允許多個驅動器共享相同的半雙工總線。

LVDS(TIA/EIA-*A)是一個針對點到點和多分支應用的著名接口標準，可被看作是RS-422在速度上的升級。M-LVDS(TIA/EIA-899)則將LVDS的優(yōu)勢(高速、低功耗、低EMI、簡單端接和工業(yè)標準)進一步擴展到了總線應用。它可被看作是RS-485在速度上的升級，用于通過背板(FR-4材料)走線或電纜進行傳輸?shù)钠胀娦艖谩-LVDS可以提供極佳的信號完整性、熱交換及內置故障防護支持。

LVDS的驅動器輸出電流為3.5mA，M-LVDS的驅動器輸出電流是它的3倍，達11.3mA，并將輸入電壓門限從100mV減小到50mV，因此可以提供更好的信號完整性。對趨于標準化的多點應用而言，在總線兩端放置100Ω的端接電阻可以形成有效的50Ω阻抗，信號電壓擺幅可達565mV，相比之下典型的LVDS擺幅只有350mV。而對點到點的電纜應用來說，目前的IC輸出級電路仍可以在單個100Ω終端上提供足夠的電流，并產生900mV到1,000mV的電壓擺幅，這個擺幅超過了800mV的LVPECL電平。

M-LVDS芯片可以用于速度高達125MHz的時鐘和同步信號分配，也能用于速度高達250Mbps的數(shù)據和控制信號。