面對當今競爭激勵的市場，嵌入式系統(tǒng)設計人員不得不重新審視其設計和開發(fā)過程。系統(tǒng)越來越復雜，性能、功耗和空間限制也越來越大，傳統(tǒng)的方法已經(jīng)達到了極限。同時，不斷變化的標準、新出現(xiàn)的市場和發(fā)展趨勢都要求設計過程非常靈活，能夠積極應對這些變化。設計人員不僅需要開發(fā)更復雜的系統(tǒng)，而且還要能夠迅速實現(xiàn)新的或者衍生設計。

設計團隊有如此多的需求，因此，增加開發(fā)時間和資源以適應這些需求是合乎邏輯的，但實際上相反。越來越窄的市場窗口要求他們在更短的時間里推出更高級、更靈活的系統(tǒng)。更麻煩的是，經(jīng)濟因素的限制也迫使很多設計團隊縮減規(guī)模，而不是增加人員。他們今后要獲得成功，關鍵是采用更高效的手段來迅速實現(xiàn)功能豐富的高性能自適應產(chǎn)品。

出現(xiàn)了新的解決方案

在市場開發(fā)中有利于設計人員的一面是嵌入式系統(tǒng)的主要平臺采用了ARM處理器。僅僅幾年前，處理器市場還是四分五裂，PowerPC、RISC、MIPS和SPARC都在競爭實現(xiàn)更廣泛的應用。市場現(xiàn)在已經(jīng)非常成熟，在嵌入式應用中，很多用戶采用了ARM處理器作為實際的標準(圖1)。結果，越來越多的出現(xiàn)了基于ARM的解決方案，從標準產(chǎn)品到軟核ARM IP，直至在可編程邏輯和ASIC中實現(xiàn)的硬核IP等。


圖1

即使如此，通用嵌入式系統(tǒng)也很難滿足現(xiàn)代設計需求。多芯片解決方案實現(xiàn)起來相對容易一些，但是成本高，缺乏設計人員所要求的靈活性以及性能/功耗指標。采用了軟核處理器的單芯片解決方案實現(xiàn)起來也相對容易一些，但是性能有限。另一方面，ASIC SoC具有板上增強ARM內核，功耗和性能表現(xiàn)非常出色，但是對于大部分應用而言，由于開發(fā)時間長、不靈活，以及成本太高等問題，因此面市時間較長。

為提高競爭力，嵌入式系統(tǒng)開發(fā)人員需要一種能夠幫助他們開發(fā)獨具優(yōu)勢產(chǎn)品的解決方案，非常靈活，效率也非常高。

基于FPGA的單芯片實現(xiàn)方法具有低成本和快速面市等優(yōu)點，是多芯片和ASIC SoC非常有吸引力的替代方案。實際上，在過去十年中，F(xiàn)PGA內置嵌入式處理器的應用在穩(wěn)步增長(圖2)。但是，并不是所有基于FPGA的解決方案都能夠滿足目前苛刻的需求。傳統(tǒng)上，使用基于HDL的“軟核”ARM來實現(xiàn)基于FPGA的ARM系統(tǒng)。對于密度、功耗或者性能要求不高的系統(tǒng)，這一方法是可行的，但是不一定能滿足更復雜系統(tǒng)的要求。對于不斷發(fā)展的系統(tǒng)，在FPGA平臺上結合經(jīng)過優(yōu)化的硬核ARM是很好的解決方案。



圖2

由于FPGA供應商在技術上的進步，市場上出現(xiàn)了新一類SoC器件，滿足了目前嵌入式系統(tǒng)應用的多種功能需求?；贏RM的SoC FPGA在一個SoC中結合了增強ARM處理器、存儲器控制器以及外設和可定制FPGA架構。

基于ARM的SoC FPGA (如圖3所示)在單片F(xiàn)PGA中緊密結合了經(jīng)過優(yōu)化的“硬核”處理器系統(tǒng)(HPS)模塊。HPS包括雙核ARM處理器、多端口存儲器控制器以及多個外設單元，處理器性能達到4,000 DMIPS (Dhrystones 2.1基準測試)，功耗不到1.8 W。這些硬核IP模塊提高了性能同時降低了功耗和成本，減少了對邏輯資源的占用，突出了產(chǎn)品優(yōu)勢。設計人員可以定制片內FPGA架構，開發(fā)專用邏輯?？删幊坦δ苤С朱`活的通信標準和網(wǎng)絡協(xié)議。


圖3