這里以Cortex-A15 SoC平臺(tái)為例。系統(tǒng)原型開(kāi)發(fā)套件可以對(duì)Cortex-A15平臺(tái)以及集成IP如CPU和外設(shè)進(jìn)行評(píng)估。在ASIC開(kāi)發(fā)之前的早期驗(yàn)證期間對(duì)IP的質(zhì)量和互操作性進(jìn)行評(píng)估，包括：PCIe/SATA/USB3.0/GbE。CPU效能的評(píng)估：Cortex-A15，R4F，M3。還能提供S / W開(kāi)發(fā)：樣品的Linux驅(qū)動(dòng)程序和OS移植服務(wù)。

　　特別值得一提的是，上圖中的系統(tǒng)方案中紅色字體表示的部分如PCIe/SATA/USB3.0/GbE等，都是富士通半導(dǎo)體自己的產(chǎn)品，這就保證了外設(shè)的完整性，消除了在系統(tǒng)兼容性等方面的影響。

　　“以前客戶自己搭平臺(tái)驗(yàn)證，費(fèi)時(shí)又耗力?，F(xiàn)在有了這樣的平臺(tái)將會(huì)大大縮短SoC設(shè)計(jì)前期的驗(yàn)證時(shí)間，包括客戶自己搭平臺(tái)的時(shí)間也節(jié)省了?？蛻糁恍枰瓿上到y(tǒng)設(shè)計(jì)中最核心的部分，剩下的富士通半導(dǎo)體幫您搞定。另外，除了Cortex-A15 SoC平臺(tái)，富士通半導(dǎo)體還有Cortex-A9 SoC平臺(tái)等，未來(lái)還將繼續(xù)發(fā)展其他的ARM核系列平臺(tái)。” 陳博宇介紹說(shuō)。

　　在高性能應(yīng)用領(lǐng)域的成功案例

　　本屆CICE富士通半導(dǎo)體的展臺(tái)展示了過(guò)去3年富士通半導(dǎo)體的ASIC設(shè)計(jì)服務(wù)在高性能應(yīng)用領(lǐng)域取得的一系列令人矚目的成績(jī)， 這包括：內(nèi)含富士通半導(dǎo)體ADC/ DAC IP的ASIC產(chǎn)品支持40G、100G、400G 波分復(fù)用網(wǎng)絡(luò)(DWDM)和測(cè)試儀表市場(chǎng)，工藝節(jié)點(diǎn)從65nm——40nm——28nm，有多個(gè)電信設(shè)備行業(yè)的頂級(jí)客戶采用了該公司的技術(shù)并成功實(shí)現(xiàn)量產(chǎn)。

　　在通信領(lǐng)域，富士通半導(dǎo)體是目前100G/400G波分復(fù)用網(wǎng)絡(luò)的唯一的核心IP和ASIC方案提供商， 并且還在創(chuàng)造新的記錄，2013年首個(gè)28nm 80G～100G ADC/ DAC IP也將誕生，成為推動(dòng)100/400G網(wǎng)絡(luò)商用的重要力量。

　　在消費(fèi)市場(chǎng)，富士通半導(dǎo)體的世界上第一個(gè)采用28nm HPL(高性能低功耗)工藝的LTE/3G/2G 基帶LSI，用于手機(jī)。由于特別使用了富士通半導(dǎo)體開(kāi)發(fā)的低功耗methodology，使其降低了30%的動(dòng)態(tài)功耗。在設(shè)計(jì)方面，此基帶LSI還采用了富士通半導(dǎo)體的一系列的IP，包括ARM Cortex、DigRFV3、V4、HSIC、USB2.0…

　　富士通半導(dǎo)體的SPARC CPU在國(guó)際上高性能計(jì)算領(lǐng)域很有代表性。SPARC64 X是與ORACLE合作開(kāi)發(fā)的第10代處理器，含有16個(gè)內(nèi)核的多核多線程處理器，是屬于世界領(lǐng)先的?！　?/p>

 

　　隨著中國(guó)設(shè)計(jì)能力的提升，這些目前還很先進(jìn)的技術(shù)在國(guó)內(nèi)的需求越來(lái)越大，如圖6所示為富士通半導(dǎo)體的28nm技術(shù)目標(biāo)市場(chǎng)。“我們看到了這種需求，所以通過(guò)本屆CICE展會(huì)和技術(shù)論壇展示這些有代表性的成功案例，希望富士通半導(dǎo)體的ASIC設(shè)計(jì)服務(wù)能夠助力中國(guó)高端SoC設(shè)計(jì)的夢(mèng)想照進(jìn)現(xiàn)實(shí)。” 陳博宇最后總結(jié)。