根據(jù)SemicoResearch的報告顯示，采用28nm制程的系統(tǒng)級晶片(SoC)設計成本較前一代40nm制程節(jié)點增加了78%，此外，軟體成本增加的比重更高，提高約一倍以上。

　　Semicon估計，推出系統(tǒng)晶片所需的軟體開發(fā)成本，目前已經(jīng)遠高于IC設計的成本了。

　　SemicoResearch指出，盡管在28nm節(jié)點的SoC設計成本比40nm節(jié)點時提高了78%以上，但用于編寫與檢查所需軟體成本更上漲了102%。

　　軟體所需負擔的成本預計每年都將增加近一倍。Semico預測，在10nm晶片制程節(jié)點以前，每年用于SoC軟體開發(fā)的成本年復合成長率(CAGR)約79%。整合分離式IP模組于當代SoC中的成本年復合成長率(CAGR)也達到了77.2%。

　　對于晶片開發(fā)商而言，好消息是Semico公司預期晶片設計成本的增加將較緩和。20nm節(jié)點時的SoC設計成本預計將較28nm節(jié)點時增加48%，到了14nm時將增加31%，而在10nm節(jié)點時增加約35%。

　　由于軟體負擔以及整合多方IP核心的成本提高，預計在突破新制程節(jié)點時的先進多核心設計將達到最高成本。Semico表示，同一制程節(jié)點時所衍生的SoC設計成本都只是首次開發(fā)成本的一小部份。

　　同時，專為某一既有節(jié)點建置的新設計，其成本將隨著時間的進展逐漸大幅降低。在14nm節(jié)點實現(xiàn)商用化以前，45nm節(jié)點高性能多核心SoC設計成本的CAGR為-12.7%。

　　Semico并估計以20nm制造的晶片售價約20美元，因而必須達到920萬片的出貨量，實現(xiàn)超過1.8億美元的營收，刀能取得盈虧平衡。