摘要：為了解決遠(yuǎn)端測試測量的難題，本文設(shè)計了一款基于以太網(wǎng)的虛擬邏輯分析儀。采用FPGA作為核心處理器，通過Verilog邏輯語言實現(xiàn)輸入信號的采樣、觸發(fā)控制、存儲等，最終通過串口或者以太網(wǎng)實現(xiàn)本地及遠(yuǎn)端的信號檢測。經(jīng)測試系統(tǒng)運行穩(wěn)定，工作狀況良好。

　　引言

　　邏輯分析儀是數(shù)字時序的測試儀器，可以用來監(jiān)測硬件設(shè)備工作時的電路邏輯電平，通過其可以快速解決電子產(chǎn)品實驗、開發(fā)、測試等過程中遇到的數(shù)字時序邏輯等方面的問題，便于用戶檢測和分析電路設(shè)計中的錯誤。本文設(shè)計了一款基于以太網(wǎng)的虛擬邏輯分析儀，既可以用于本地端的系統(tǒng)測試，同時也解決了遠(yuǎn)端測試測量的難題。

　　方案設(shè)計

　　邏輯分析儀的硬件系統(tǒng)設(shè)計如圖1所示，采用EP2C8Q208C8作為核心處理器，1片SRAM(IS6125616AL)作為Nios II軟核運行的數(shù)據(jù)和程序空間，另1片SRAM作為數(shù)據(jù)采集存儲緩沖，外部32路輸入信號分2次存儲，然后通過串口或者網(wǎng)絡(luò)方式將數(shù)據(jù)傳輸?shù)絇C進(jìn)行顯示處理。本地測量的時候可以啟用串口通訊方案，遠(yuǎn)程測量時啟用網(wǎng)絡(luò)通訊方案?！　?/p>

 

　　硬件電路設(shè)計

　　FPGA電路設(shè)計

　　EP2C8Q208C8芯片共含有208個管腳，除去電源部分的VCC、GND、鎖相環(huán)和配置部分占用的管腳之外，供用戶使用的I/O數(shù)量最后剩余為138個，I/O分配如表1所示。FPGA部分電路包括Bank、 I/O模塊、PLL鎖相環(huán)電路模塊、配置電路模塊等。其中，鎖相環(huán)電路設(shè)計，導(dǎo)線寬度至少達(dá)到20mil，同時加上磁珠和去耦電容，增加PLL工作穩(wěn)定性。　　

 

　　網(wǎng)絡(luò)通訊接口電路

　　ENC28J60是28引腳串行接口的太網(wǎng)控制器[2]，與傳統(tǒng)的網(wǎng)絡(luò)驅(qū)動芯片CS8900、RTL8019等相比，ENC28J60具有接口方便、布線簡單、體積小、使用靈活等優(yōu)點，該部分電路如圖2所示。ENC28J60需要一個外部25MHz的晶振，接在OSC1和OSC2腳上，也可由外部時鐘信號來驅(qū)動。通過使用帶網(wǎng)絡(luò)變壓器的接口元件-HR911105A，節(jié)省了很大的電路板空間。