SoC(systemonachip)是智能手機及平板電腦等移動產(chǎn)品的心臟。推動其低成本化和高性能化的微細化技術(shù)又有了新選擇。那就是最近意法半導(dǎo)體(ST)已開始面向28nm工藝SoC量產(chǎn)的完全耗盡型SOI(fullydepletedsilicononinsulator：FDSOI)技術(shù)。

　　如果采用FDSOI技術(shù)，無需使晶體管立體化便可繼續(xù)推進SoC微細化至10nm工藝左右。由于可以沿用原有半導(dǎo)體制造技術(shù)和設(shè)計技術(shù)，因此無需很多成本即可繼續(xù)推進微細化(圖1)。對于希望今后仍長期享受SoC微細化恩惠的設(shè)備廠商等來說，這將是很好的選擇。

　　在成本和性能方面優(yōu)于FinFET

　　FDSOI是用很薄的氧化膜(buriedoxide：BOX)將晶體管的管體(溝道)和Si基板隔開，將管體減薄至幾nm厚，從而使溝道完全耗盡的技術(shù)。這與溝道立體化以使其耗盡的三維晶體管(FinFET)一樣，能夠有效抑制隨著柵極長度變短、漏電流增大的短溝道效應(yīng)。

　　FinFET不具備而FDSOI具備的優(yōu)點是能夠跟原來的BulkCMOS技術(shù)一樣保持平面晶體管的構(gòu)造。FDSOI與FinFET相比，“制造工序減少，工藝成本大幅降低，還能直接沿用BulkCMOS的設(shè)計技術(shù)”(意法半導(dǎo)體設(shè)計與服務(wù)執(zhí)行副總裁PhilippeMagarshack)。

　　制造FDSOI需要比Si基板貴的SOI基板，因此制造成本與BulkCMOS差不多。能使用原有設(shè)計技術(shù)是與需要大幅改變設(shè)計工具和電路布局的FinFET最大的區(qū)別。因為能減小電路設(shè)計方面的限制，集成度也容易提高。

　　意法半導(dǎo)體將采用FDSOI技術(shù)使平面構(gòu)造的晶體管延續(xù)到10nm工藝。2014年將量產(chǎn)14nm工藝技術(shù)，2016年將量產(chǎn)10nm工藝技術(shù)。

　　采用FDSOI技術(shù)的晶體管能夠沿用BulkCMOS技術(shù)使用的很多制造工藝和設(shè)計技術(shù)。工作性能超越BulkCMOS，驅(qū)動電壓低時性能尤為出色。

　　在工作速度和耗電量等性能方面，意法半導(dǎo)體的Magarshack認(rèn)為“FDSOI比FinFET更有優(yōu)勢”。FinFET隨著溝道的立體化，寄生電容增大，工作速度容易降低，而FDSOI可以避免這一問題。另外，除柵極電極側(cè)以外，還可通過超薄的BOX層由基板側(cè)動態(tài)施加偏壓，因此閾值電壓的控制性好。在驅(qū)動電壓低、容易出現(xiàn)閾值電壓偏差問題的移動產(chǎn)品用SoC中，這一特點可以充分發(fā)揮作用。

　　確立管體膜厚的控制技術(shù)

　　不過，F(xiàn)DSOI在量產(chǎn)時間上落后于FinFET。美國英特爾已從2012年在22nm工藝微處理器中采用了FinFET，臺灣臺積電(TSMC)等代工企業(yè)也準(zhǔn)備在2014年開始量產(chǎn)的16～14nm工藝中采用FinFET。

　　FDSOI原來面臨的課題是很難控制只有幾nm的管體厚度。由于管體厚度是決定閾值電壓等晶體管特性的參數(shù)，因此每次技術(shù)更新?lián)Q代，都要減薄厚度。隨著微細化的發(fā)展，技術(shù)難度加大，難以進一步減薄。

　　意法半導(dǎo)體此次通過與法國知名SOI基板制造商Soitec公司、法國研究開發(fā)機構(gòu)CEA-Leti及開發(fā)CMOS工藝的合作伙伴美國IBM等合作解決了這一問題，“確信能夠微細化到10nm工藝”(Magarshack)。

　　首先將應(yīng)用于智能手機SoC

　　FDSOI技術(shù)將首先應(yīng)用于智能手機及平板電腦的SoC。意法半導(dǎo)體的合資子公司瑞士ST-Ericsson將在2012年內(nèi)推出的28nm工藝SoC中采用該技術(shù)注2)。

　　意法半導(dǎo)體今后將在該公司針對數(shù)碼相機及游戲機等的SoC上采用FDSOI技術(shù)，并向美國GLOBALFOUNDRIES公司提供了制造技術(shù)，以便外部的設(shè)備廠商及半導(dǎo)體廠商采用該技術(shù)。GLOBALFOUNDRIES公司計劃“從2013年7～9月開始提供28nm工藝的FDSOI技術(shù)”(該公司全球銷售與營銷執(zhí)行副總裁MichaelNoonen)。