在线看毛片网站电影-亚洲国产欧美日韩精品一区二区三区,国产欧美乱夫不卡无乱码,国产精品欧美久久久天天影视,精品一区二区三区视频在线观看,亚洲国产精品人成乱码天天看,日韩久久久一区,91精品国产91免费

<menu id="6qfwx"><li id="6qfwx"></li></menu>
    1. <menu id="6qfwx"><dl id="6qfwx"></dl></menu>

      <label id="6qfwx"><ol id="6qfwx"></ol></label><menu id="6qfwx"></menu><object id="6qfwx"><strike id="6qfwx"><noscript id="6qfwx"></noscript></strike></object>
        1. <center id="6qfwx"><dl id="6qfwx"></dl></center>

            新聞中心

            EEPW首頁(yè) > 測(cè)試測(cè)量 > 設(shè)計(jì)應(yīng)用 > FPGA平臺(tái)上的遠(yuǎn)程靜態(tài)應(yīng)變測(cè)量系統(tǒng)設(shè)計(jì)

            FPGA平臺(tái)上的遠(yuǎn)程靜態(tài)應(yīng)變測(cè)量系統(tǒng)設(shè)計(jì)

            作者:劉男男,項(xiàng)學(xué)智,鄒巖 時(shí)間:2012-10-30 來源:電子產(chǎn)品世界 收藏

              摘要:設(shè)計(jì)了一種基于和ARM架構(gòu)的多通道遠(yuǎn)程靜態(tài)應(yīng)變。采用控制多通道模數(shù)轉(zhuǎn)換模塊實(shí)現(xiàn)多路應(yīng)變信號(hào)的采集和數(shù)據(jù)處理,利用ARM和網(wǎng)絡(luò)模塊實(shí)現(xiàn)的控制及其與遠(yuǎn)程終端之間的通信。系統(tǒng)可通過遠(yuǎn)程終端控制現(xiàn)場(chǎng)測(cè)量節(jié)點(diǎn)的參數(shù)設(shè)置和32路應(yīng)變信號(hào)的采集、處理和存儲(chǔ)。該系統(tǒng)采用模塊化和通用化設(shè)計(jì)方法,可實(shí)現(xiàn)數(shù)據(jù)采集通道的減少與擴(kuò)展,同時(shí)也可應(yīng)用于其他數(shù)據(jù)采集場(chǎng)合。

            本文引用地址:http://www.biyoush.com/article/138275.htm

              引言

              電阻應(yīng)變計(jì)作為目前世界上廣泛應(yīng)用的應(yīng)力分析測(cè)量設(shè)備,其應(yīng)用領(lǐng)域從宇宙航行、航空、機(jī)械、建筑、車輛、鐵道到紡織、化工等部門,最近又?jǐn)U展到生理學(xué)、醫(yī)學(xué)、體育學(xué)等領(lǐng)域。近年來,隨著微電子技術(shù)、計(jì)算機(jī)技術(shù)和網(wǎng)絡(luò)技術(shù)的發(fā)展,越來越注重其數(shù)字化、智能化和網(wǎng)絡(luò)化功能。傳統(tǒng)的應(yīng)變數(shù)字化、智能化程度低,數(shù)據(jù)傳輸方式有限,多采用電纜連接,對(duì)于系統(tǒng)的維護(hù)和升級(jí)造成了很大不便。為此,設(shè)計(jì)了一種基于FPGA、ARM和網(wǎng)絡(luò)技術(shù)實(shí)現(xiàn)應(yīng)變測(cè)量的多通道遠(yuǎn)程靜態(tài)應(yīng)變測(cè)量系統(tǒng)。該系統(tǒng)主要應(yīng)用于水輪機(jī)等大型機(jī)械設(shè)備在裝配過程中的應(yīng)力應(yīng)變測(cè)量,也可應(yīng)用于建筑物、橋梁、道路等的應(yīng)力測(cè)量?! ?/p>

             

              系統(tǒng)總體設(shè)計(jì)

              系統(tǒng)采用FPGA作為主控制芯片,完成信號(hào)采集和數(shù)據(jù)傳輸功能,采用ARM和網(wǎng)絡(luò)接口模塊實(shí)現(xiàn)設(shè)備的接口設(shè)計(jì),在PC機(jī)上運(yùn)行用VC6.0開發(fā)的上位機(jī)軟件實(shí)現(xiàn)對(duì)測(cè)量系統(tǒng)的控制和訪問。

              系統(tǒng)總體設(shè)計(jì)框圖如圖1所示。應(yīng)變信號(hào)經(jīng)過信號(hào)調(diào)理(包含放大、濾波和限幅等過程)后進(jìn)入ADC數(shù)據(jù)采集模塊,經(jīng)轉(zhuǎn)換得到應(yīng)變信號(hào)的數(shù)字量信號(hào),存入FIFO緩沖區(qū),數(shù)據(jù)在FPGA主芯片中進(jìn)行適當(dāng)處理,傳輸給ARM芯片,ARM將數(shù)據(jù)通過網(wǎng)絡(luò)接口傳到上位機(jī)。同時(shí)上位機(jī)也可通過網(wǎng)絡(luò)接口訪問設(shè)備,對(duì)系統(tǒng)進(jìn)行參數(shù)設(shè)置和訪問。

              系統(tǒng)采用模塊化設(shè)計(jì),分為系統(tǒng)背板、信號(hào)調(diào)理板、主控板、電源板。系統(tǒng)背板包含系統(tǒng)總線,所有獨(dú)立模塊均插接在系統(tǒng)背板上。每塊信號(hào)調(diào)理板含2路電橋、橋路供電電路和調(diào)理電路,主控板包括數(shù)據(jù)采集模塊、FPGA模塊、ARM模塊和網(wǎng)絡(luò)接口模塊,電源板可為系統(tǒng)提供±12V、±5V直流電源。系統(tǒng)設(shè)計(jì)精度為0.1%,輸入信號(hào)的頻率范圍為0~2kHz。

              系統(tǒng)硬件設(shè)計(jì)

              系統(tǒng)硬件電路分為以FPGA芯片為核心的數(shù)據(jù)采集系統(tǒng)和以ARM芯片為核心的數(shù)據(jù)傳輸系統(tǒng)兩大部分。



            評(píng)論


            相關(guān)推薦

            技術(shù)專區(qū)

            關(guān)閉