MathWorks全面支持Digilent Atlys FPGA開發(fā)平臺(tái)。您可以在Digilent Atlys開發(fā)平臺(tái)上，通過使用Mathworks的Simulink、HDL Coder和HDL Verifier，進(jìn)行數(shù)字信號處理以及嵌入式系統(tǒng)方面的硬件設(shè)計(jì)和驗(yàn)證的教學(xué)。

　　Atlys是一塊基于Xilinx Spartan6 FPGA芯片的低價(jià)而高性能的數(shù)字電路開發(fā)平臺(tái)，由賽靈思大學(xué)計(jì)劃支持。Atlys上含有128MB DDR2內(nèi)存，千兆以太網(wǎng)接口，音頻接口以及HDMI高清視頻輸入輸出接口。

　　學(xué)生們可以通過在Atlys上進(jìn)行實(shí)時(shí)的音頻、視頻應(yīng)用的開發(fā)，來熟悉并掌握數(shù)字信號處理、數(shù)據(jù)通信以及嵌入式系統(tǒng)等概念，并可以通過對下述的關(guān)鍵問題的研究來進(jìn)一步對系統(tǒng)級的設(shè)計(jì)進(jìn)行深入了解：

• 使用Matlab的Simulink工具進(jìn)行算法的開發(fā)和仿真，并嘗試虛擬化一些系統(tǒng)行為
• 分析Matlab里的函數(shù)、Simulink里的模塊與生成的HDL代碼之間的關(guān)系
• HDL代碼描述的電路是如何在Digilent Atlys上實(shí)現(xiàn)的
• 如何通過資源共享，時(shí)序約束以及數(shù)據(jù)流化處理來優(yōu)化設(shè)計(jì)
• 比較Mealy和Moore兩種類型的狀態(tài)器的設(shè)計(jì)與性能差異