日前，德州儀器 (TI) 宣布對其曾獲獎的 KeyStone 多內核架構進行重要升級，從而為集信號處理、網(wǎng)絡、安全和控制功能于一體的高性能 28nm 器件進入嶄新發(fā)展時代鋪平了道路。TI 可擴展 KeyStone II 架構支持 TMS320C66x 數(shù)字信號處理器 (DSP) 系列內核以及多高速緩存同步的四通道 ARM Cortex™-A15 集群，包含多達 32 個 DSP 和 RISC 內核，可需要高性能和低功耗應用領域的理想選擇。基于 KeyStone 架構的器件專為通信基礎設施、任務關鍵型應用、測試與自動化、醫(yī)療影像以及高性能云計算等高性能市場而精心優(yōu)化。

　　ARM 公司市場營銷執(zhí)行副總裁 Lance Howarth 指出：“網(wǎng)絡運營商和 OEM 廠商紛紛面臨著更加嚴峻的挑戰(zhàn)，他們需要使用更節(jié)能和更緊湊的平臺提供具有更高帶寬的網(wǎng)絡基礎設施。TI 業(yè)界領先的高可擴展性多內核平臺采用 Cortex-A15 處理器，它的推出將大大緩解這一挑戰(zhàn)，使 OEM 廠商能夠交付新一代節(jié)能網(wǎng)絡基礎設施解決方案。”

　　與 TI 40nm KeyStone 多內核 DSP 和片上系統(tǒng) (SoC) 相比，KeyStone II 器件可為開發(fā)人員提供兩倍以上的容量和性能，并可大幅改善功耗性能比。TI KeyStone II 架構可為 TeraNet、多內核導航器以及多內核共享存儲控制器 (MSMC) 等 SoC 結構組件提供容量擴展。這種擴展使開發(fā)人員能夠充分利用 ARM RISC 內核、DSP 內核以及增強型AccelerationPacs 等所有處理組件的功能。通過添加四通道 ARM Cortex -A15 集群，KeyStone II 中的 RISC 處理能力獲得了大幅提升，在實現(xiàn)超高性能的同時，功耗僅為傳統(tǒng) RISC 內核的一半。這種巨大的性能突破將幫助開發(fā)人員構建出高性能的“綠色”網(wǎng)絡基礎設施設備。

　　KeyStone II 最初針對即將推出的面向無線基礎設施應用的 28nm 器件。這種架構不僅可提供豐富的硬件 AccelerationPacs，實現(xiàn)多標準層一基帶功能，而且還能為層二、層三以及傳輸功能提供更高的網(wǎng)絡和安全加速性能。

　　AccelerationPacs 專門針對自動化操作而精心設計，能夠最大限度減少 DSP 或 ARM 內核的干預，進而減少時延。此外，Keystone II 的多內核導航器也得到了增強，可提供 16K 硬件隊列、100 萬個描述符和內置硬件智能，用以實現(xiàn)調度及負載平衡。該架構包含具有 2.8Tbps 交換容量的增強型共享存儲器控制器，可實現(xiàn)對共享內、外部存儲器的低時延存取，另外其還采用 2.2Tbps TeraNet 交換結構，能在所有片上處理元件和資源之間實現(xiàn)業(yè)界領先的無阻塞數(shù)據(jù)移動。上述特性相結合，可為異構網(wǎng)絡解決方案帶來全面的多內核增強性。

　　新型 KeyStone II SoC 為基站處理注入強勁動力

　　除了 KeyStone II 多內核架構外，TI 還宣布推出了業(yè)界首款 KeyStone II 器件 TMS320TCI6636。TCI6636 SoC 包括首款最高速的四通道 ARM Cortex-A15 RISC 處理器，從而可為無線基站開發(fā)人員帶來兩倍以上的容量和超高性能，而功耗僅為傳統(tǒng) RISC 內核的一半。此外，其還采用 28nm 硅芯片工藝技術，用以集成一系列處理單元，其中包括 8 個 TI 定點和浮點 TMS320C66x DSP 系列內核及增強型數(shù)據(jù)包、安全和無線 AccelerationPacs 等。上述處理單元與性能卓越的層一、層二、層三和傳輸處理功能以及運行維護和控制處理功能相結合，能夠顯著降低系統(tǒng)成本和功耗，從而可開發(fā)出成本更低、更綠色環(huán)保的基站。

　　TI 出席2012移動通信世界大會

　　若您參加2012移動通信世界大會 (MWC) ，可造訪 8 廳 8A84 號 TI 展位，了解有關通信基礎設施、模擬、無線以及 DLP^® 的最新新聞，以及專為各種 TI 解決方案特設的演示。