類MIPS指令集的單周期處理器的實現(xiàn)
加入技術交流群
指令集
本文引用地址：http://www.biyoush.com/article/128749.htm本文所設計的處理器使用MIPS指令集中的部分R類型指令(add、sub、and、or、slt)，部分I類型指令(lw、sw)以及跳轉類型指令beq作為其指令集。
處理器體系結構狀態(tài)設計
MIPS處理器的體系結構狀態(tài)由PC(程序計數(shù)器)、32位寄存器組和其它存儲器所組成。處理器根據(jù)當前的體系結構狀態(tài)，使用一些特定的數(shù)據(jù)執(zhí)行一些特定的指令來產(chǎn)生一個新的體系結構狀態(tài)。
數(shù)據(jù)通路設計
數(shù)據(jù)通路主要包括了R型指令以及I型指令的數(shù)據(jù)通路。其中R型指令的數(shù)據(jù)通路包括取指、譯碼、執(zhí)行以及回寫四個部分。I型指令的數(shù)據(jù)通路包括取指、譯碼、執(zhí)行以及訪存四個部分。
圖1為R類型指令的取指過程：從PC中取出當前執(zhí)行指令所在的地址PC值，送給指令存儲器的訪問地址端口A;由于指令存儲器的讀取不需要時鐘沿，故當給出訪問地址后，數(shù)據(jù)輸出端口RD就直接輸出地址相應的數(shù)據(jù)，也就是指令INS。圖2為R類型指令的譯碼過程：首先，從指令存儲器中讀取出的指令中，第[25:21]位為R類型操作的第一個操作數(shù)在寄存器文件中的地址，第[20:16]位為R類型操作的第二個操作數(shù)在寄存器文件中的地址。寄存器文件根據(jù)A1和A2中給出的地址，讀出兩個源操作數(shù)的內(nèi)容。
評論