T：你讓我回想起了我的邏輯課!第一個(gè)集合門(mén)的一個(gè)半加器，其中兩個(gè)是全加器，其中的許多可以用二進(jìn)制形式把兩個(gè)數(shù)字加在一起。好了，但它看起來(lái)像一堆廢物。在模擬條件下，我可以用三個(gè)電阻和一個(gè)運(yùn)算放大器實(shí)現(xiàn)它。

　　D：這可能有幾倍那么大!圖4中的集合門(mén)是幾百個(gè)晶體管。利用現(xiàn)代CMOS工藝，在圖4電路的鍵合點(diǎn)(bonding pad)你可以放進(jìn)數(shù)十個(gè)這樣的東西。你的運(yùn)算放大器可能是這個(gè)大小的幾倍。

　　T：好了，但它可以做什么?它是如何工作的?

　　D：要弄清楚它可以做什么，我們可以施加一個(gè)離散脈沖，該脈沖在0點(diǎn)時(shí)為1，而在其他各處為0。因此，第一個(gè)輸入為1，第一輸出也為1，如圖3中的脈沖響應(yīng)曲線所示。

　　T：好了，這就是你把它放在那里的原因!到目前為止很容易……

　　D：在接下來(lái)的時(shí)鐘周期，輸入下降到零(因?yàn)樗且粋€(gè)脈沖)，而唯一的條件是通過(guò)增益塊“a”來(lái)反饋，“a”通常小于1。

　　T：所以接下來(lái)的輸出是“a”，然后下一個(gè)輸出是“a*a”，再下一個(gè)是“a*a*a”……由于“a”小于1，它們?cè)诓粩嘧冃?。這看起來(lái)就像在kth 樣本的輸出只是ak !?

　　D：沒(méi)錯(cuò)。它呈指數(shù)下降，就像模擬RC濾波器的脈沖響應(yīng)。

　　T：所以它必須有與數(shù)字信號(hào)類似的效果，即RC已經(jīng)有了模擬信號(hào)。

　　D：的確如此!下圖是一個(gè)簡(jiǎn)單的脈沖信號(hào)及增加的噪聲(圖5)。第三張圖顯示了處理噪聲信號(hào)的數(shù)字和模擬濾波器的輸出覆蓋。模擬處理的信號(hào)是紅色，數(shù)字處理的信號(hào)是藍(lán)色，但這并不重要，因?yàn)樗鼈兓旧鲜窍嗤摹?/p>

　　圖5：模擬和數(shù)字域的低通信號(hào)

　　(圖字：無(wú)噪聲的輸入信號(hào);加入了噪聲的輸入信號(hào);模擬和數(shù)字濾波器處理的有噪聲的信號(hào))

　　T：它們是完全一樣的……

　　D：有很多小的功能模塊，這樣就使數(shù)字信號(hào)處理像模擬一樣簡(jiǎn)單。

　　T：但我仍然需要了解z-1 塊。圖3中的波特圖似乎再次向上擺回了。為什么?怎樣實(shí)現(xiàn)一個(gè)數(shù)字增益塊?我不能只讓“位”更大或更小。

　　D：不，不能，但我們現(xiàn)在沒(méi)有時(shí)間。下一次我會(huì)告訴你怎樣使之成為一個(gè)真正的數(shù)字電路，然后，如果你運(yùn)氣好，將會(huì)談?wù)勔粋€(gè)數(shù)字設(shè)計(jì)師如何把它變成Verilog代碼。

　　T：我不明白。首先，你要繼續(xù)研究時(shí)域，而不是頻域，現(xiàn)在它是數(shù)字，而不是模擬。我對(duì)此不能肯定。

　　D：不，不是“而不是”，我們的想法是一起使用“時(shí)間和頻率”，以得到一個(gè)更好的信號(hào)及其處理的圖像。而且，我們一起使用模擬與數(shù)字，盡可能做到最好、最有效的信號(hào)處理。這是“都有”，而不是“非此即彼”。時(shí)域圖像可以補(bǔ)充頻域圖像。數(shù)字信號(hào)處理的各種技巧可以補(bǔ)充模擬方法。我認(rèn)為，未來(lái)的工程師不應(yīng)該只針對(duì)模擬或數(shù)字，或者頻域或時(shí)域，他們應(yīng)該精通信號(hào)處理器：靈活、有創(chuàng)意、非常強(qiáng)大的信號(hào)處理器。

　　T：好的，不過(guò)，我想現(xiàn)在到了午餐的時(shí)間。

　　D：我們今天去Tex-Mex?