Analog Devices, Inc全球領先的高性能信號處理解決方案供應商，最近推出一款高集成度電源管理IC  ADP5034調節(jié)器/LDO。它在一個小型  LFCSP（引腳架構芯片級）封裝中集成兩個3 MHz 的高效率1.2 A 降壓調節(jié)器和兩個300 mA LDO（低壓差）調節(jié)器。此外還推出與 ADP5034相似的 ADP5024調節(jié)器/LDO，但它只含有一個300  mA LDO 調節(jié)器。ADP5034和 ADP5024降壓調節(jié)器/LDO 總共僅占用69mm2 的電路板面積，設計用于滿足處理器和 FPGA 日益縮小的電路板空間要求和日益提高的性能要求。

        集成的降壓調節(jié)器以180°錯相工作，輸入濾波要求得以降低，不僅允許使用較小的輸入電容，而且能夠降低輸入噪聲。專用的模式引腳可以將兩個調節(jié)器置于強制PWM工作模式或自動 PWM/PSM 工作模式，以便提高效率。ADP5034和 ADP5024具有低靜態(tài)電流、低壓差和寬輸入電壓范圍特性，因此電源管理效率更高。集成的 LDO在1 kHz至10 kHz 范圍內的 PSRR（電源抑制比）性能高達65 dB，輸出噪聲低至80 μV/rms，適合為敏感的模擬電路供電。
 
        ADP5034和 ADP5024降壓調節(jié)器/LDO 是靈活的高集成度電源管理器件，其應用包括 USB 供電的便攜式設備、手持式醫(yī)療產品以及用于處理器、ASIC、FPGA、RF 芯片組的多電壓電源應用。在這些器件中，各降壓調節(jié)器和 LDO 都有專門的使能引腳，并且所有四路調節(jié)器輸出都支持可調輸出電壓，利用外部電阻分壓器網絡可以輕松設置輸出電壓。設計人員可以輕松快捷地調整 
        
        ADP5034和 ADP5024以適應不同的輸出電壓要求，從而縮短設計時間，加快產品上市。

        ADP5034和 ADP5024的額定結溫范圍為-40°C至125°C，冰均采用24引腳4 mm × 4 mm LFCSP 封裝。

ADP5034和 ADP5024降壓調節(jié)器/LDO 的主要特性和優(yōu)勢

　　-- 兩個高效率1.2 A 降壓調節(jié)器提供可調或固定的輸出電壓，適合用來提供處理器系統(tǒng)的內核電壓和I/O 電壓。
　　-- 兩個300 mA LDO (ADP5034)提供可調或固定的輸出電壓選項，適用于低噪聲模擬電路。
　　-- 調節(jié)器初始精度為±1%，適合為低噪聲模擬電路供電，并且支持要求高可靠性和嚴格的線路、負載、溫度電壓調整率的處理器和 FPGA 電源負載。
　　-- 降壓調節(jié)器峰值效率高達96%，可提高系統(tǒng)電源效率并減少散熱。
　　-- 輸出電壓可在工廠編程設置或在外部調整，提供極大的設計靈活性。