信號調(diào)理電路

　　由于電壓傳感器輸出的電壓信號不正好在ADC的量程范圍內(nèi)，故需要對信號進行調(diào)理，以滿足高速ADC的要求，保證ADC的正常工作，避免造成ADC的損壞。

　　高速數(shù)據(jù)采集及存儲電路

　　高速數(shù)據(jù)采集及存儲電路是行波法故障定位裝置的核心部分，主要由FPGA、ADC模數(shù)轉(zhuǎn)換器和2片SRAM構(gòu)成。其中，F(xiàn)PGA采用Altera公司的240引腳PQFP封裝的EP1C12，它具有12, 060 LEs、52個M4K RAM blocks、2個PLLs、173個用戶I/O。ADC采用ADI公司的AD7822，它是一種8-bit A/D轉(zhuǎn)換器，單極性輸入，并行輸出;內(nèi)含取樣保持電路，具有轉(zhuǎn)換后自動Power-Down的模式，電流消耗可降低至5μA以下。轉(zhuǎn)換時間最大為420ns，可滿足1μs采樣一次的轉(zhuǎn)換要求，SNR可達48dB，INL及DNL都在±0.75 LSB以內(nèi)。可應(yīng)用在數(shù)據(jù)采樣、DSP系統(tǒng)及移動通信等場合。SRAM的任務(wù)是存儲高速ADC轉(zhuǎn)換的數(shù)據(jù)，由于高速ADC的轉(zhuǎn)換速率很高，這就要求數(shù)據(jù)存儲器有較大的存儲容量和較短的讀/寫時間，這里采用ISSI 公司的IS61LV25616。IS61LV25616是256k×16的高速異步CMOS靜態(tài)RAM，讀寫速度可達10ns，完全可以滿足要求。

　　具體工作過程： 線路正常運行時，沒有暫態(tài)信號輸入，3片AD7822在FPGA產(chǎn)生的高頻時鐘脈沖控制下并行地進行采樣和數(shù)據(jù)轉(zhuǎn)換，并將轉(zhuǎn)換的數(shù)據(jù)循環(huán)存儲在2片SRAM中的一片上，SRAM中永遠(yuǎn)保留著等于RAM容量的最新數(shù)據(jù)。當(dāng)三相故障行波信號中任一相的幅值高于預(yù)設(shè)的門檻值時，表明有故障行波信號被監(jiān)測到，鎖存當(dāng)前的時標(biāo)，同時開始一個10ms的計時延時，在這段時間內(nèi)繼續(xù)將ADC轉(zhuǎn)換的數(shù)據(jù)存儲到當(dāng)前的一片SRAM。當(dāng)10ms延時結(jié)束時，切換地址數(shù)據(jù)總線將采集的數(shù)據(jù)存儲到另一片SRAM上，同時通知MCU取走第一片SRAM中的故障行波數(shù)據(jù)和鎖存的時標(biāo)，并通過GPRS DTU遠(yuǎn)傳給中心端服務(wù)器做進一步的處理，實現(xiàn)故障波形分析，進而實現(xiàn)故障定位。若只采用1片SRAM，在10ms延時結(jié)束后，需暫時停止數(shù)據(jù)采集，待SRAM中數(shù)據(jù)取走之后才能重新采集數(shù)據(jù)，以保證有用的故障信息不被沖掉。如果在轉(zhuǎn)存暫態(tài)數(shù)據(jù)期間線路發(fā)生故障，則不能對其進行監(jiān)測，造成故障數(shù)據(jù)漏記，無法定位。采用雙SRAM，由于MCU轉(zhuǎn)移數(shù)據(jù)和高速ADC繼續(xù)采集數(shù)據(jù)可以在FPGA的協(xié)調(diào)下同時進行，從而在一定程度上解決了以往裝置存在的循環(huán)存儲器死區(qū)問題。

　　單片機外圍電路

　　單片機(MCU)外圍電路主要包括3部分：與GPRS DTU連接的數(shù)據(jù)遠(yuǎn)傳電路、與GPS模塊連接的時間獲取電路和與FPGA之間的數(shù)據(jù)通信電路。根據(jù)單片機需完成的功能，本系統(tǒng)中采用Microchip高性能RISC CPU PIC18F8520，它內(nèi)部有32kB的FLASH程序存儲器和2kB的SRAM數(shù)據(jù)存儲器、1kB的EEPROM數(shù)據(jù)存儲器;運算速度可達10MIPS;可以工作在DC~40MHz的時鐘頻率范圍之內(nèi);具有外部存儲器接口，可方便地訪問外部存儲器中的程序或數(shù)據(jù)，便于與FPGA的數(shù)據(jù)通信;具有2個USART接口，支持RS-485和RS-232，其中一個USART接口與GPRS DTU連接，可對DTU進行配置并傳輸數(shù)據(jù)，另一個與GPS模塊相連，用來獲取精確到秒的時間信息。

　　無線通訊模塊采用成都眾山科技ZSD2110 GPRS DTU。ZSD2110是一款使用GPRS進行無線數(shù)據(jù)傳輸?shù)慕K端設(shè)備，支持透明數(shù)據(jù)傳輸和用戶自由控制傳輸模式，本系統(tǒng)中采用透明數(shù)據(jù)傳輸模式，不用關(guān)系復(fù)雜的網(wǎng)絡(luò)協(xié)議，通過全透明串行口，就可進行無線數(shù)據(jù)收發(fā)，可大大簡化單片機軟件程序的設(shè)計。GPS授時模塊采用Garmin的GPS15XL，它是12通道的GPS接收機，精密授時類型精度可達±50納秒(典型值);具有串行端口，輸出為RS232，輸入可為RS232或者具有RS232極性的TTL電平，波特率從300~38400可選，默認(rèn)為4800?？奢敵鯪MEA0183 2.0/3.0的ASCII碼語句/Garmin二進制格式信息。非常適合應(yīng)用于車輛導(dǎo)航、海事導(dǎo)航、電力系統(tǒng)校時等。由于DTU和GPS模塊都是通過串行口與單片機連接，接口比較簡單，需特別說明的是單片機與FPGA之間的數(shù)據(jù)通信接口電路。單片機PIC18F8520需通過其EMI接口從FPGA獲取故障波形數(shù)據(jù)和時標(biāo)信息。由于PIC18F8520的EMI接口中16bit數(shù)據(jù)線和低16bit的地址線共用，與FPGA之間不能直接相連，接口連接如圖3所示。

　　故障定位裝置的程序設(shè)計

　　故障定位裝置的程序設(shè)計包括FPGA的內(nèi)部邏輯設(shè)計和單片機的軟件設(shè)計。

　　FPGA內(nèi)部邏輯設(shè)計

　　FPGA的內(nèi)部邏輯通過Altera公司的Quartus II集成環(huán)境，采用Verilog HDL硬件描述語言開發(fā)設(shè)計，分為以下幾個模塊。

　　(1)時鐘信號生成模塊：將50MHz的輸入時鐘通過計數(shù)器分頻得到需要的時標(biāo)標(biāo)定電路的時鐘信號、ADC轉(zhuǎn)換時鐘信號等系統(tǒng)需要的各種頻率的時鐘信號。