NI VeriStand在一個機箱內(nèi)自動處理所有硬件同步，還可以導(dǎo)出或?qū)氩蓸訒r鐘和觸發(fā)信號到其他目標(biāo)上。

　　在NI VeriStand系統(tǒng)瀏覽器中將數(shù)據(jù)采集設(shè)備添加到系統(tǒng)配置后，您可以在圖9中看到一個數(shù)據(jù)采集設(shè)備的名稱用粗體顯示。NI VeriStand自動選擇了這個設(shè)備作為機箱的主數(shù)據(jù)采集設(shè)備。主數(shù)據(jù)采集設(shè)備接受外部觸發(fā)信號完成多目標(biāo)同步。NI VeriStand在單個機箱中將從數(shù)據(jù)采集設(shè)備與主數(shù)據(jù)采集設(shè)備進(jìn)行同步，從設(shè)備不包含在多機箱同步中。

　　在機箱頁面中，您可以定制主數(shù)據(jù)采集設(shè)備選擇并進(jìn)行觸發(fā)。在樹形結(jié)構(gòu)中選擇機箱。您可以看到如圖10所示的頁面，圖中標(biāo)出了對多機箱硬件同步而言重要的環(huán)節(jié)。

　　在圖10中，機箱配置為在PFI 6的Dev1中導(dǎo)入觸發(fā)器。查閱Dev1設(shè)備的硬件手冊尋找PFI 6端子。

　　在創(chuàng)建這些配置并完成BNC與觸發(fā)器排線之后，可以將它們部署到運行VeriStand的實時執(zhí)行目標(biāo)上來實現(xiàn)硬件同步。

　　如果您所使用的機箱沒有CLK10 BNC接頭，或是您需要更好的同步性能，您可以使用定時與同步板卡(NI-665x)實現(xiàn)相同功能。如果您決定使用NI-665x板卡實現(xiàn)這個功能，需要確定每個系統(tǒng)配置都添加了“10MHz PLL”定時與同步設(shè)備，而且配置為導(dǎo)入或?qū)С?0 MHz時鐘。

　　軟件同步

　　軟件同步意味著系統(tǒng)中(在這個例子中是NI VeriStand實時引擎)，不同代碼塊共享相同的執(zhí)行時鐘和一個開始信號實現(xiàn)在相同時間開始執(zhí)行。

　　在適當(dāng)?shù)挠布O(shè)備可用時，NI VeriStand實時引擎被設(shè)計為使用硬件定時單點I/O(HWTSPIO)。HWTSPIO是一種數(shù)據(jù)采集軟硬件特性，允許將軟件執(zhí)行鎖定到物理硬件時鐘上。將軟件鎖定到硬件只適用于模擬輸入，因此即使不使用模擬輸入通道，PXI系統(tǒng)配置中至少要包含一個模擬輸入通道。

　　所以如果硬件采用如上同步方式，模擬輸入通道會出現(xiàn)在每個配置中，每個目標(biāo)的NI VeriStand實時引擎軟件被自動同步。

　　參考時鐘同步

　　在一些情況下，不僅要求系統(tǒng)組件相互同步，還要求同步到外部時鐘參考。因為上述同步系統(tǒng)組件的方法包含主目標(biāo)與分布式系統(tǒng)其他部分共享時鐘和觸發(fā)信號，參考時鐘同步可以通過簡單地將主目標(biāo)連接到外部時鐘參考實現(xiàn)。

　　NI VeriStand的Clock 10 Discipline附加組件讓NI VeriStand引擎可以根據(jù)外部參考時鐘進(jìn)行同步。外部參考時鐘可以是NI PXI-6682模塊支持的參考之一。附加組件結(jié)合PXI-6682和其他定時與同步板卡，對PXI機箱按照外部參考時鐘約束。您可以在這個頁面了解關(guān)于這個附加組件的更多細(xì)節(jié)。

　　圖11給出了相互同步并與外部時鐘參考進(jìn)行同步的分布式系統(tǒng)實例。

　　結(jié)論

　　使用NI VeriStand，您可以配置實時I/O、激勵檔案、數(shù)據(jù)記錄、警報和其他任務(wù)，通過從多個軟件環(huán)境中導(dǎo)入模型實現(xiàn)控制算法或系統(tǒng)仿真，使用運行時間可編輯的用戶界面快速構(gòu)建可以和商用工具媲美的測試系統(tǒng)界面，使用NI LabVIEW、NI TestStand、ANSI C/C++、.NET、Python和其他軟件環(huán)境添加定制功能。

　　通過利用NI VeriStand 2010，您可以方便地創(chuàng)建分布式HIL、實時測試或是采用高效多目標(biāo)特性監(jiān)視系統(tǒng)。

　　參考文獻(xiàn)

　　GE反射內(nèi)存節(jié)點 - http://www.ge-ip.com/products/family/reflective-memory-nodes