對(duì)比版圖修正前后兩版芯片的測(cè)試結(jié)果，我們可以發(fā)現(xiàn)修正后ADC的INL從原來的-5.0/+4.8LSB降低為-0.62/+0.46LSB，在2.41MHz輸入，100MHz采樣率下SNDR和SFDR分別從原來的57.9dB和68.9dBc提高到67.5dB和87.2dBc。所以說，本文對(duì)寄生電阻的分析是合理的，對(duì)應(yīng)的修正措施也是行之有效的。

　　結(jié)語

　　本文給出了兩次流片的測(cè)試結(jié)果，著重分析了第一版芯片性能不太理想的原因，指出問題出在版圖設(shè)計(jì)中的寄生電阻效應(yīng)，并用MATLAB行為級(jí)建模驗(yàn)證了這種效應(yīng)對(duì)ADC性能的影響。根據(jù)分析結(jié)果，第二版芯片版圖相應(yīng)地作了修正并再次流片，測(cè)試結(jié)果表明本文對(duì)寄生電阻的分析是合理的，對(duì)應(yīng)的修正措施也是行之有效的。修正后ADC的INL從原來的-5.0/+4.8 LSB降低為-0.62/+0.46 LSB;在2.41MHz輸入，100MHz采樣率下SNDR和SFDR分別從原來的57.9dB和68.9dBc提高到67.5dB和87.2dBc。該ADC是在0.18mm CMOS工藝下加工的，總面積為3.51mm2，電源電壓為1.8V，功耗僅112mW。