糟糕的例子

　　信號(hào)鏈中的四通道運(yùn)放

　　如果是毫伏數(shù)量級(jí)的信號(hào)源，信號(hào)鏈必須具有低噪聲性能才能保持可接受的信噪比(SNR)。增益分配和選擇合適的單通道、雙通道或四通道運(yùn)放可以改善性能、降低總體成本。例如，在最大輸入信號(hào)為50mV、輸出10V到2kΩ負(fù)載情況下，增益要求達(dá)到200。

　　圖9中的四個(gè)模塊可以分別配置為緩沖器、增益為-1的反相累加放大器(用于校準(zhǔn)整條信號(hào)鏈?zhǔn)д{(diào)電壓)、增益為1的Sallen-Key濾波器和增益為200的電路級(jí)。

　　可以選擇一個(gè)四通道運(yùn)放滿(mǎn)足全部四個(gè)運(yùn)放的要求。但這是一種糟糕的設(shè)計(jì)，原因有以下幾個(gè)方面：(1)為了使第一級(jí)電路有低的噪聲，必須選擇一個(gè)低噪聲的四通道運(yùn)放，如AD8674;(2)在輸出級(jí)和輸入級(jí)之間的PCB上存在電氣耦合，在兩個(gè)部分之間的硅片上存在熱耦合;(3)最后一級(jí)要求較大的增益帶寬。

　　一種較好的方案(雖然不是唯一的方案!)是將一些增益分配到信號(hào)鏈的前面。不過(guò)前面分配過(guò)多的增益將導(dǎo)致中間級(jí)過(guò)載。如果第一級(jí)增益為10，那么第二級(jí)貢獻(xiàn)的噪聲(以輸入為參考)等于第二級(jí)的噪聲除以10。隨著每一級(jí)增益的增加，后一級(jí)的要求可以不斷降低。購(gòu)買(mǎi)一個(gè)昂貴的低噪聲四通道運(yùn)放實(shí)現(xiàn)所有4級(jí)模塊的成本效益就不如前兩級(jí)用低噪聲雙通道運(yùn)放、后兩級(jí)用低成本的通用雙通道運(yùn)放。

　　耳機(jī)放大器

　　即使可以用硅片構(gòu)建一個(gè)完美的雙通道運(yùn)放，在封裝和PCB方面還有許多考慮因素。雙通道和四通道運(yùn)放只有一對(duì)電源引腳，而不是兩對(duì)或四對(duì)。邦定線(xiàn)的電阻可能在50~100mΩ之間，因此使用雙通道運(yùn)放的一個(gè)部分向低阻抗耳機(jī)提供100~200mA電流可能存在問(wèn)題。典型原理圖上的多個(gè)接地符號(hào)都默認(rèn)為0V，但實(shí)際上并不正確。如果某個(gè)接地符號(hào)是0V，那么由于IR壓降問(wèn)題，所有其它符號(hào)都要比這個(gè)符號(hào)高或低幾個(gè)毫伏。1英寸的PCB走線(xiàn)很容易在意想不到的地方產(chǎn)生50mV以上的IR壓降。圖10顯示了理想的立體聲耳機(jī)放大器原理圖，它具有理論上無(wú)限的通道間隔離度。

　　圖11是實(shí)際的耳機(jī)放大器電路圖，通道間隔離度只有60dB。對(duì)這個(gè)電路的仿真表明，邦定線(xiàn)和片上金屬化層確實(shí)會(huì)導(dǎo)致一些串?dāng)_，但主要串?dāng)_源還是1/4英寸的PCB走線(xiàn)，這段走線(xiàn)是左通道負(fù)載和右通道信號(hào)源的公共接地回路。兩個(gè)單通道運(yùn)放具有更好的性能、更低的結(jié)點(diǎn)溫度、更高的可靠性和PCB版圖設(shè)計(jì)更容易的優(yōu)勢(shì)。

　　結(jié)語(yǔ)

　　由于裝配的自動(dòng)化和封裝尺寸的減小，采用單通道和雙通道運(yùn)放還是四通道運(yùn)放對(duì)總體成本沒(méi)有影響。通過(guò)對(duì)PCB版圖、性能隨溫度的變化、通道隔離度、相位匹配和成本的全面考慮，可以獲得一種單通道或雙通道運(yùn)放的最佳使用組合選擇。

　　參考文獻(xiàn)：

　　[1]Solomon J.The Monolithic Op Amp: A Tutorial Study.IEEE JSSC,1974,SC-9(6)

　　[2]LT1013 datasheet[R/OL].www.linear.com

　　[3]http://cache.national.com/ds/LM/LMV774.pdf

　　[4]http://datasheets.maxim-ic.com/en/ds/MAX4162-MAX4164.pdf

　　[5]Pease R.What’s all this Common-Centroid stuff, anyhow?[R/OL].http://www.national.com/rap/Story/0,1562,29,00.html

　　[6]Hastings A.Art of Analog Layout.2nd Ed. Prentice Hall,2005

　　[7]http://www.analog.com/en/verifiedcircuits/CN0122/vc.html

　　[8]Pallás A R, Webster J G.Common Mode Rejection Ratio in Differential Amplifiers.IEEE Transactions On Instrumentation and Meausrement,1991,40(4):669-676

　　[9]http://www.analog.com/static/imported-files/data_sheets/AD8271.pdf

　　[10]http://www.analog.com/static/imported-files/data_sheets/AD8226.pdf

　　[11]Wong J.Active Feedback Improves Amplifier Phase Accuracy[R/OL].AN-107 at www.analog.com

　　[12]Soliman A M.Design of High-Frequency Amplifers.IEEE Circuits and systems,1983

　　[13]Soliman A M,Ismail M.Active Compensation of Op Amps.IEEE Transactions on Circuits and Systems,1979