輸入級電路

　　運(yùn)放的第一級通常是差分對電路，可以是如圖所示的NPN或PNP雙極性電路，也可以是N溝道或P溝道MOSFET，或N溝道或P溝道JFET。它們面臨一個(gè)同樣的問題：如果兩邊的溫度有差異，即使相差只有1/10，電路也會變得不平衡。當(dāng)增益為10萬倍或以上時(shí)，這將對輸出電壓造成影響。當(dāng)輸出級電路存在功耗時(shí)，熱波將越過裸片傳播到輸入級。如果輸入級離得比較遠(yuǎn)(相對而言)，等溫線將近似平行線。如果兩個(gè)輸入晶體管的位置擺放得比較合適，熱波將同時(shí)到達(dá)兩個(gè)晶體管，這時(shí)平衡幾乎不會受到影響。這是一個(gè)好主意，但我們可以做得更好。將晶體管分成兩個(gè)部分，并進(jìn)行交叉耦合，那么從某個(gè)角度傳來的熱波將同時(shí)影響兩個(gè)部分，影響程度將低于兩個(gè)獨(dú)立晶體管的情形。也許George Erdi在 uA725中首次應(yīng)用的就是這種方法[5]。“交叉耦合四通道”具有多方面的含義，這里討論的是其最通用的含義。輸出晶體管和輸入晶體管應(yīng)沿著圖1所示的中心線放置。

　　版圖設(shè)計(jì)還有許多其它考慮因素，如裸片應(yīng)力、電阻的溫度系數(shù)等，這些因素在Hastings的文章[6]中有很詳細(xì)的介紹。

　　封裝引腳輸出

　　圖1中的版圖對單通道運(yùn)放來說完全沒有問題，但對雙通道運(yùn)放來說問題就出現(xiàn)了。雙通道運(yùn)放的標(biāo)準(zhǔn)引腳輸出如圖2所示。

　　圖3是雙通道運(yùn)放在晶體管級的一種可能的底層規(guī)劃圖。這里有個(gè)問題：通道B的輸出必須越過輸入線才能到達(dá)引腳7。在很早以前，雙極性模擬工藝還是采用的單層金屬化工藝，必須使用穿接(cross-under)方法，因此對性能會有影響。

　　圖3是一個(gè)很好的雙通道運(yùn)放版圖。輸入級非?？拷闫行?，因此機(jī)械應(yīng)力梯度最小。從一個(gè)輸出級到另一個(gè)輸入級的距離要大于另一種版圖。從輸出級到兩個(gè)輸入級的等溫線近似等距的并行線，因此交叉耦合輸入級四通道運(yùn)放的抑制能力很強(qiáng)。這種版圖的主要缺點(diǎn)是，輸出B必須跨越兩個(gè)輸入級才能到達(dá)輸出焊盤。從輸出金屬化到同相輸入金屬化的任何電容都將導(dǎo)致正反饋。這對幾年前的單層金屬化(SLM)工藝來說問題比較麻煩，不過通過這些運(yùn)放的低增益帶寬已經(jīng)有所改善。這種版圖具有良好的散熱性能，但是，在規(guī)劃同一產(chǎn)品系列中的四通道版本時(shí)又會遇到問題。 雙通道版圖還有另外一種選擇，如圖4。