此處，我們?cè)俅瓮ㄟ^(guò)條件結(jié)構(gòu)在FPGA芯片上執(zhí)行硬件觸發(fā)，而數(shù)字通道0上的上升沿則啟用了真條件中的代碼。 在順序結(jié)構(gòu)中，模擬輸入與輸出的節(jié)點(diǎn)在同時(shí)接受調(diào)用的過(guò)程中，幾乎沒(méi)有任何抖動(dòng);而我們只要簡(jiǎn)單地在各個(gè)獨(dú)立的While循環(huán)內(nèi)嵌入模擬I/O節(jié)點(diǎn)，即可 令其擁有獨(dú)立的采樣速率。 另外值得注意的是： 程序框圖中顯示的正弦發(fā)生器函數(shù)是1個(gè)Express VI，可幫助用戶在查找表(LUT)中交互式地配置正弦值。

　　圖8中的智能DAQ程序框圖與圖7中的DAQmx VI皆具有相同的功能，而唯有智能DAQ才能為自定義任務(wù)提供相應(yīng)的靈活性。 舉例為證：如需添加1個(gè)暫停觸發(fā)，我們只消在內(nèi)部While循環(huán)中添加1個(gè)條件結(jié)構(gòu)，并通過(guò)另一個(gè)數(shù)字I/O節(jié)點(diǎn)選擇真條件或假條件，即可輕松完成任務(wù)。 對(duì)硬件進(jìn)行編程的強(qiáng)大功能，實(shí)現(xiàn)了各類I/O的定時(shí)與同步。

　　多功能同步的另一例證體現(xiàn)為：通過(guò)板載計(jì)數(shù)器產(chǎn)生有限脈沖并將計(jì)數(shù)器輸出用作模擬輸入的采樣時(shí)鐘。 該過(guò)程是進(jìn)行可重觸發(fā)式有限采樣的常用手段。 下圖顯示了開(kāi)展此類采集所必需的DAQmx代碼。

　　圖9. 通過(guò)NI-DAQmx實(shí)現(xiàn)的可重觸發(fā)式有限模擬輸入

　　現(xiàn)在，讓我們對(duì)下圖內(nèi)容和呈現(xiàn)相同功能的NI LabVIEW FPGA程序框圖，加以比較。

　　圖10. 通過(guò)智能DAQ和NI LabVIEW FPGA實(shí)現(xiàn)的可重觸發(fā)式有限模擬輸入

　　由于NI LabVIEW代碼在硬件層運(yùn)行，圖10中的驅(qū)動(dòng)配置步驟顯然得到了極大精減。 我們已經(jīng)借助簡(jiǎn)單的數(shù)字輸入線和For循環(huán)結(jié)構(gòu)，創(chuàng)建了硬件可重觸發(fā)式有限采集。 圖9中的程序框圖使用2個(gè)板載計(jì)數(shù)器，創(chuàng)建出可重觸發(fā)的有限脈沖序列;典型的多功能DAQ設(shè)備只有2個(gè)計(jì)數(shù)器。 而借助NI LabVIEW FPGA，智能DAQ硬件卻能夠?qū)⑷我庖粭l數(shù)字線配置成計(jì)數(shù)器。 我們將在之后的段落里，涉及更多“通過(guò)智能DAQ運(yùn)行計(jì)數(shù)器/定時(shí)器”的內(nèi)容。

　　我們能夠借助由頻率觸發(fā)的采集，進(jìn)一步地推進(jìn)智能DAQ在硬件定時(shí)方面的靈活性特性。 用戶可通過(guò)高速板載決策計(jì)算輸入信號(hào)的頻率，而后選擇條件結(jié)構(gòu)中所需的代碼;這一點(diǎn)是使用典型多功能DAQ設(shè)備所無(wú)法企及的。 在多設(shè)備的同步進(jìn)程中，智能DAQ還可提供用于PCI板卡的RTSI總線或是用于PXI模塊的PXI觸發(fā)總線。 這些外部定時(shí)和同步線還可通過(guò)程序框圖上的I/O節(jié)點(diǎn)接受訪問(wèn)。