日本東北大學(xué)研究人員開發(fā)出由10個半導(dǎo)體芯片層疊而成的立體大規(guī)模集成電路，打破了此前3個芯片層疊的紀(jì)錄。專家稱該技術(shù)有望突破大規(guī)模集成電路極限。 
　　以往的大規(guī)模集成電路(LSI)是在一個芯片平面上布置電路，隨著集成度不斷提高，芯片耗電量升高，發(fā)熱問題也逐漸顯現(xiàn)，電路集成已接近極限。近年來，世界各國都致力于開發(fā)立體LSI。 

　　日本《朝日新聞》報道說，日本東北大學(xué)教授小柳光正的研究小組改進了半導(dǎo)體芯片層疊的各項技術(shù)，包括在芯片上布線的技術(shù)，如何調(diào)整位置使多個芯片能正確疊加的技術(shù)，芯片黏合劑注入法等，最終試制成了10層構(gòu)造、厚約0.3毫米的立體LSI，并證實它能發(fā)揮存儲器的作用。 

　　立體LSI具有不少優(yōu)點，它上面的線路比平面LSI短，能降低電耗，同時它能使尺寸和功能不同的芯片實現(xiàn)一體化。 

　　日本產(chǎn)業(yè)技術(shù)綜合研究所的專家青柳昌宏說，實現(xiàn)10個芯片疊加是一個劃時代的成果，傳統(tǒng)的電路集成技術(shù)已越來越接近極限，因此，專家對這項技術(shù)寄予很大的期望。