萊迪思半導(dǎo)體公司今日發(fā)布ispClock 5400D 可編程時(shí)鐘器件的評(píng)估板，價(jià)格為169美元。這款新的評(píng)估板是適用于ispClock5400D差分時(shí)鐘分配器件的評(píng)估和設(shè)計(jì)的易于使用的開發(fā)平臺(tái)。該款評(píng)估板還可以用于查看5400D器件的性能和在系統(tǒng)編程，或者用作LatticeECP3™ FPGA串行協(xié)議或視頻協(xié)議評(píng)估板的副板或時(shí)鐘源。

　　通常，只有帶有LVDS或LVPECL接口的價(jià)格昂貴的振蕩器才可用作FPGA SERDES接口應(yīng)用的參考時(shí)鐘源。而現(xiàn)在ispClock5400D器件提供超低抖動(dòng)差分時(shí)鐘輸出，可以用來驅(qū)動(dòng)FPGA、ASSP和ASIC的通用時(shí)鐘源以及SERDES參考時(shí)鐘源。該評(píng)估板演示了如何將低成本的CMOS振蕩器連接到ispClock5400D器件，為XAUI應(yīng)用或270 MHz SDI視頻應(yīng)用產(chǎn)生高質(zhì)量的時(shí)鐘。

　　萊迪思混合信號(hào)器件產(chǎn)品經(jīng)理Shyam Chandra 表示：“新款評(píng)估板為使用ispClock5400D器件實(shí)現(xiàn)差分時(shí)鐘提供了一個(gè)優(yōu)異的開發(fā)平臺(tái)。該平臺(tái)提供了一種快速接口到測試設(shè)備平臺(tái)的方法，以確保5400D系列較低的周期和相位抖動(dòng)性能。傳統(tǒng)的時(shí)鐘分配IC并不能很好地解決電路板上有關(guān)時(shí)序問題的設(shè)計(jì)挑戰(zhàn);事實(shí)上，在許多情況下，解決時(shí)序問題需要重新進(jìn)行電路板布局和生產(chǎn)。我們的新款評(píng)估板展示了ispClock5400D器件相偏控制的靈活性，其成本遠(yuǎn)低于傳統(tǒng)的時(shí)鐘分配IC。”